PCIe M.2キーAのピン配置
M.2 Key Aは75位置のSocket 1コネクタで、主に無線通信モジュール向けです。独立した二つのPCIeリンク、USB 2.0、DisplayPortの四レーン、I²C、プラットフォーム制御信号に対応できます。
互換性に関する注意： Key Aはコネクタの形状とピン配置を示すもので、ホストが実際に配線したインターフェースを保証しません。ホストとモジュール双方の資料を確認してください。
コネクタの概要
| 項目 | 値 |
|---|---|
| コネクタファミリー | PCI Express M.2 / NGFF、ソケット1 |
| キーの切り欠き | Key A、位置8～15 |
| 接点 | 全75位置。Key Aの切り欠きにより電気接点は67個 |
| 主な用途 | Wi-Fi、Bluetooth、NFC、GNSS、WiGig、およびその他の接続モジュール |
| ホスト側で対応可能なインターフェース | 2 × PCIe x1、USB 2.0、DisplayPort x4、I²C |
| メイン電源 | 3.3 V |
Key AはM.2 NVMe SSDの一般的なコネクタではありません。ストレージ機器は通常Key MまたはKey B+Mを使います。
ピン配置図
上面 — 奇数ピン
下側 — 偶数ピン
ピン割当表
信号名はホスト／プラットフォーム側から見た方向で表します。PETはホストからモジュールへ送信し、PERはモジュールからホストが受信します。
色指定: 電源 · グラウンド · USB · PCIe · DisplayPort · I²C · 無線制御
上面
| ピン | 信号 | 機能 |
|---|---|---|
| 1 | GND | グラウンド |
| 3 | USB_D+ | USB 2.0データの正側 |
| 5 | USB_D− | USB 2.0データの負側 |
| 7 | GND | グラウンド |
| 8–15 | — | Key Aの機械的な切り欠き。接点なし |
| 17 | DP_MLDIR | DisplayPort メインリンク方向制御 |
| 19 / 21 | DP_ML3n / DP_ML3p | DisplayPort レーン3 |
| 23 | GND | グラウンド |
| 25 / 27 | DP_ML2n / DP_ML2p | DisplayPort レーン2 |
| 29 | GND | グラウンド |
| 31 | DP_HPD | DisplayPortのホットプラグ検出 |
| 33 | GND | グラウンド |
| 35 / 37 | PETp0 / PETn0 | PCIe リンク 0、ホスト送信ペア |
| 39 | GND | グラウンド |
| 41 / 43 | PERp0 / PERn0 | PCIe リンク 0、ホスト受信ペア |
| 45 | GND | グラウンド |
| 47 / 49 | REFCLKp0 / REFCLKn0 | PCIe リンク 0 基準クロック |
| 51 | GND | グラウンド |
| 53 | CLKREQ0# | PCIe リンク 0 クロックリクエスト |
| 55 | PEWAKE0# | PCIe リンク 0 ウェイク要求 |
| 57 | GND | グラウンド |
| 59 / 61 | PETp1 / PETn1 | PCIe リンク 1、ホスト送信ペア |
| 63 | GND | グラウンド |
| 65 / 67 | PERp1 / PERn1 | PCIe リンク 1、ホスト受信ペア |
| 69 | GND | グラウンド |
| 71 / 73 | REFCLKp1 / REFCLKn1 | PCIeリンク1の基準クロック |
| 75 | GND | グラウンド |
下面
| ピン | 信号 | 機能 |
|---|---|---|
| 2 / 4 | 3.3 V | メインモジュール電源 |
| 6 | LED_1# | オープンドレイン状態LED制御 |
| 8–15 | — | Key Aの機械的な切り欠き。接点なし |
| 16 | LED_2# | オープンドレイン状態LED制御 |
| 18 | VIO_CFG | I/O電圧構成入力 |
| 20 / 22 | DP_AUXn / DP_AUXp | DisplayPort補助チャンネル |
| 24 | GND | グラウンド |
| 26 / 28 | DP_ML1n / DP_ML1p | DisplayPort レーン1 |
| 30 | GND | グラウンド |
| 32 / 34 | DP_ML0n / DP_ML0p | DisplayPort レーン 0 |
| 36 | GND | グラウンド |
| 38 / 40 / 42 | ベンダー定義 | 両方のデバイスが記載している場合にのみ使用する |
| 44 | COEX3 | 無線共存制御 |
| 46 | COEX_RXD | 無線共存ティンス受信 |
| 48 | COEX_TXD | 無線共存送信 |
| 50 | SUSCLK | スリープクロック |
| 52 | PERST0# | PCIe リンク 0 リセット |
| 54 | W_DISABLE2# | ワイヤレス機能2を無効にする |
| 56 | W_DISABLE1# | ワイヤレス機能1を無効にする |
| 58 | I2C_DATA | I²Cデータ |
| 60 | I2C_CLK | I²C クロック |
| 62 | ALERT# | I²C / プラットフォームアラート |
| 64 | VIO 1.8 V | 1.8 V I/O 電源 |
| 66 | PERST1# | PCIe リンク 1 リセット |
| 68 | CLKREQ1# | PCIe リンク1 クロックリクエスト |
| 70 | PEWAKE1# | PCIe リンク1のウェイク要求 |
| 72 / 74 | 3.3 V | メインモジュール電源 |
信号グループ
| グループ | ピン | 注記 |
|---|---|---|
| 電源とグラウンド | 2、4、64、72、74とすべてのGNDピン | 3.3 V主電源、1.8 V I/O電源、グラウンド接点 |
| I/O構成 | 18 | プラットフォームごとのI/O電圧設定入力 |
| USB 2.0 | 3、5 | Bluetoothでよく使われる双方向USB 2.0リンク一本 |
| PCIeリンク0 | 35、37、41、43、47、49、52、53、55 | 基準クロック、リセット、クロック要求、ウェイク信号を備えるPCIe x1リンク |
| PCIeリンク1 | 59、61、65、67、66、68、70、71、73 | 独立した二本目のPCIe x1リンク |
| DisplayPort | 17、19–22、25–28、31–34 | 四本のメインレーン、AUXチャネル、HPD、方向制御 |
| I²C | 58, 60, 62 | 1.8 V管理バスおよびアラート |
| 無線制御 | 6, 16, 44, 46, 48, 50, 54, 56 | LED、無線無効化、サスペンドクロック、無線共存の制御 |
二つのPCIe信号群は通常、独立したx1リンクとして扱います。ホストが一つのx2リンクに統合することを前提にしないでください。
電気的仕様
| インターフェース | 設計値／要件 |
|---|---|
| 主電源 | 公称3.3 Vをピン2、4、72、74に供給 |
| 管理I/O | 1.8 VのVIOをピン64に供給。各制御信号の電圧レベルをモジュール仕様で確認してください |
| PCIe差動ペア | 公称差動インピーダンスは85 Ω。PCIeの要件に従い、各送信側にAC結合コンデンサを配置します |
| PCIe基準クロック | クロックを使う構成では100 MHzの差動クロックを使用します |
| USB 2.0差動ペア | 公称差動インピーダンスは90 Ω |
| DisplayPort差動ペア | 公称差動インピーダンスは100 Ω |
| アクティブロー信号 | 名前が#で終わる信号は低レベルでアサートされます |
| 使用されていない／ベンダーピン | ホストおよびモジュールのドキュメントがそれらを定義している場合を除き、接続しない |
高速差動ペアは短く保ち、必要に応じて長さを合わせ、連続した基準面の上に配線します。基準面の切れ目、スイッチングノード、コネクタ取付穴を避けてください。
コネクタの向き
- 図はソケットのはんだパッドではなく、モジュールの接点側エッジを示します。
- 上面（部品面）には奇数番号のピン、下面には偶数番号のピンがあります。
- ピン1はピン75とは反対側の端にあります。Key Aの切り欠きは位置8–15、ピン1の近くにあります。
- ソケットのフットプリントはモジュールの図と左右反転して見える場合があります。コネクタメーカーが推奨するPCBフットプリントに従ってください。
一般的なワイヤリング構成
Wi-FiとBluetoothを備えるモジュール
- Wi-FiにはPCIeリンク0、BluetoothにはUSB 2.0のピン3と5を使います。
- 3.3 Vを接続し、指定されたすべてのGND、PERST0#、CLKREQ0#、PEWAKE0#を接続する。
- 製品が要求する場合にのみ W_DISABLE# および LED# をルーティングする。
二つの無線機能を持つモジュール
- PCIeリンク0とリンク1を独立した二本のx1接続として使用します。
- それぞれのリンクのクロック、リセット、クロックリクエスト、ウェイク信号を、対応するリンク番号で保持する。
DisplayPort コネクティビティ モジュール
- 必要なメインレーン、AUX、HPD、DP_MLDIRをすべてルーティングする。
- 両方のデータシートで、レーン数、レーンマッピング、極性反転サポート、AUX電圧要件を確認してください。
I²Cで管理するモジュール
- I2C_DATA、I2C_CLK、ALERT#を接続し、正しい1.8 VのI/O電圧ドメインを使用します。
- プルアップ抵抗はプラットフォームの指定に従って実装します。重複したプルアップにより、バスのプルアップが強くなりすぎる場合があります。
よくある誤り
- 物理的に装着できるM.2カードは、電気的に適合すると仮定する。
- Key A ソケットに Key M または B+M SSD を挿入する。
- 独立した二本のPCIe x1リンクを、必ずx2リンクとして動作すると考えること。
- 信号名をホスト側ではなくモジュール側から解釈し、PETとPERを逆に接続すること。
- フットプリントを反転させたり、上面と下面の接点番号を取り違えたりすること。
- 耐圧を確認せず、1.8 Vの管理信号に3.3 Vを印加すること。
- ベンダーが定義したピンに接続するか、または明示的なサポートのない場合にホットプラグ動作に頼る。
関連するコネクタ
| コネクタ | 典型的な使用方法 | 互換性に関する備考 |
|---|---|---|
| M.2 Key E | 無線通信 | A+Eモジュールは両ソケットに装着できる場合がありますが、共有され配線されたインターフェースだけが動作します |
| M.2 Key B | WWAN、SATA、PCIe x2 | 切り欠きとピン割り当てが異なり、そのまま交換できません |
| M.2 キー M | NVMe SSD, PCIe x4 | ストレージ向けコネクタ；Key Eーとの互換性なし |
| Mini PCI Express | 従来の無線カード | 52ピンのコネクタとピン配置が異なり、アクティブアダプターが必要な場合があります |
すべてのPCIe M.2ピン配置ページ
互換性ガイド · Key A · Key A+E · Key B · Key B+A · Key B+E · Key B+M · Key E · Key M
公式仕様
- PCI Express M.2規格概要 — PCI-SIG
- PCI Express規格 — PCI-SIG
- USB仕様およびドキュメント — USB-IF
- DisplayPort規格 — VESA
- I²Cバス規格およびユーザーマニュアル — NXP
FAQ
Key A ソケットに Key E モジュールをインストールできるか？
互換性のあるA+Eエッジキーを持つモジュールだけが両方のソケットに装着できます。実際に動作するかどうかは、ホストの配線とモジュールが使用するインターフェースによります。
Key A ソケットに NVMe SSD を取り付けることは可能か？
通常はいいえ。NVMe SSDは一般的にKey MまたはB+Mを用い、ストレージ向けのソケットが必要です。
両方のPCIeリンクは常に利用可能ですか？
いいえ。ピン配置には独立したPCIeリンクが二組ありますが、ホストが配線するのは一方、両方、またはどちらもない場合があります。
すべてのインターフェースが同時に使用可能ですか？
必ずしもそうとは限らない。一部のピンは専用であるが、実際の組み合わせはプラットフォームおよびモジュールの実装によって異なる。
コネクタはホットプラグ可能ですか？
ホットプラグ対応を前提にしないでください。機器の文書に明示されていない限り、モジュールの着脱前にプラットフォームの電源を切ってください。