基礎信号とインターフェース

TTLとCMOSの論理レベル

VIL、VIH、VOL、VOHを理解し、ノイズマージンを検証して、1.8 V・3.3 V・5 Vの電圧系を安全に接続します。

難易度: 中級者向け
読了時間: 15分
主な規格・出典: Texas InstrumentsとNexperiaのロジック設計ガイド、および部品のデータシート
最終確認日: 2026年9月13日
関連ツール: プルアップ・プルダウン計算器

執筆・技術レビューElectroDesignForge Engineering Team

**要点：**出力が入力と適合するには、電源電圧、温度、負荷電流の全範囲で保証される出力レベルが、入力側のしきい値を満たす必要があります。公称1.8 V、3.3 V、5 Vという表示だけでは判断できません。

早見表

記号	意味	確認条件
V_IL	LOWと判定される入力電圧の上限	V_OL,max ≤ V_IL,max
V_IH	HIGHと判定される入力電圧の下限	V_OH,min ≥ V_IH,min
V_OL	LOW出力電圧の上限	シンク電流を指定して規定
V_OH	HIGH出力電圧の下限	ソース電流を指定して規定

V_IL,maxとV_IH,minの間は、デジタル入力にとって不定領域です。制御用の有効なレベルとして使えません。

1. 入力と出力：四つの仕様を分けて考える

Iは入力、Oは出力を表します。入力の限界値は受信側が受け入れる範囲、出力の限界値は駆動側が保証する範囲です。

状態	入力側の保証条件	出力側の保証条件
LOW	V_IN ≤ V_IL,max	I_OLでV_OUT ≤ V_OL,max
HIGH	V_IN ≥ V_IH,min	I_OHでV_OUT ≥ V_OH,min

インターフェース設計には代表値のグラフではなく、保証された最小値と最大値を使います。無負荷のV_OHはV_DDに近くても、電流を供給すると大きく下がることがあります。

静的ノイズマージン

NMH = VOH(min, driver) − VIH(min, receiver)
NML = VIL(max, receiver) − VOL(max, driver)

両方のマージンが正である必要があります。余裕が大きいほどノイズ、グラウンド電位差、ケーブルでの電圧降下、部品ばらつきに強くなります。ただし立ち上がり時間、容量性負荷、絶対最大定格の確認も必要です。

2. CMOSのしきい値：電源電圧に比例する場合が多い

従来型の多くのCMOSファミリーでは、入力しきい値の目安は次のとおりです。

VIL(max) ≈ 0.3 × VDD
VIH(min) ≈ 0.7 × VDD

これは目安であり、すべての製品に当てはまる規則ではありません。最近のCMOSには固定しきい値、TTL互換入力、シュミットトリガー、専用I/O規格などもあります。

CMOS電圧系	V_IL,maxの目安	V_IH,minの目安	不定領域
1.8 V	0.54 V	1.26 V	0.54～1.26 V
3.3 V	0.99 V	2.31 V	0.99～2.31 V
5.0 V	1.50 V	3.50 V	1.50～3.50 V

したがって3.3 VのCMOS出力では、通常、5 VのCMOS入力が要求する0.7 × V_DDのHIGHを保証できません。逆に5 V出力は、論理値として読めても3.3 V入力の電気的上限を超える可能性があります。

3. TTL：3.3 Vが使える場合と、一般化できない理由

従来の5 VバイポーラTTLでは通常、入力限界値は固定され、V_IL,max = 0.8 V、V_IH,min = 2.0 Vです。74LSのHIGH出力は指定された軽負荷時でも2.7 Vまでしか保証されない場合があり、LOW出力は指定電流で約0.4または0.5 Vまで上がり得ます。

代表的な5 V TTLインターフェース	LOW	HIGH	意味
入力	V_IL,max = 0.8 V	V_IH,min = 2.0 V	3.3 VのHIGHは通常認識される
74LS出力、軽負荷	V_OL,max ≈ 0.4 V	V_OH,min ≈ 2.7 V	5 V、30/70%のCMOS入力に届かない場合がある

最近の「TTL互換」やLVTTL製品には、HIGHしきい値を2.0 Vに保ちながら3.3 Vで動作するものが多くあります。この場合、I/O表のTTLはしきい値を示し、内部回路方式や5 V耐性を必ずしも意味しません。

4. 1.8 V、3.3 V、5 V間の適合性

以下はプッシュプル出力と通常の入力を想定した出発点です。最終的な設計判断は、実際に使う両部品のデータシートに従ってください。

駆動側 → 受信側	しきい値の判定	電気的な上限	実用上の判断
1.8 V CMOS → 3.3 V CMOS	1.8 Vは一般的な3.3 VのV_IHより低い	過電圧はない	レベル変換なしでは不可
3.3 V CMOS → 1.8 V CMOS	HIGHとしては読める可能性がある	3.3 Vは多くの場合1.8 VのV_IN,maxを超える	耐圧入力または変換器なしでは危険
3.3 V CMOS → 5 V TTL	3.3 V > 2.0 V	受信側の入力上限を確認	論理的には適合する場合が多いが電源系を確認
5 V TTL → 3.3 V CMOS	HIGHとしては読める	5 Vが3.3 V入力を損傷する可能性がある	変換または5 V耐性なしでは不可
5 V TTL → 5 V CMOS	電圧系が一致する	電流と速度を確認	通常は想定された用途
5 V CMOS → 5 V TTL	V_OHは2.0 Vを十分に上回る	入力電流を確認	通常は適合

独立した二つの確認

**論理的な適合性：**V_OH,minとV_IH,min、V_OL,maxとV_IL,maxを比較します。
**電気的な適合性：**V_IN,max、絶対最大定格、ピン電流、受信側の電源が切れた状態を確認します。

「5 V耐性」と記された入力も、電気的な条件の一部に対応するだけです。それだけでしきい値の適合性、電源オフ時の注入電流、すべてのピンモードでの耐性は保証されません。

5. 計算例：3.3 VのGPIOから5 VのTTL入力へ

ある負荷条件でGPIOがV_OH,min = 2.9 V、V_OL,max = 0.4 Vを保証するとします。TTL入力はV_IH,min = 2.0 Vを要求し、V_IL,max = 0.8 Vを許容します。

NMH = 2.9 V − 2.0 V = 0.9 V
NML = 0.8 V − 0.4 V = 0.4 V

両方のマージンが正なので、論理レベルは適合します。ただしTTLピンが5 Vへプルアップされておらず、GPIOの電源が切れたときに逆給電する入力電流条件もないことを確認します。3.3 VのGPIOは、5 Vへ抵抗でプルアップされた信号に対して自動的に安全とはなりません。

6. プルアップ、オープンドレイン、抵抗

オープンドレイン出力はLOWだけを能動的に駆動します。HIGHはプルアップ抵抗が作るため、接続先の電源がHIGHのレベルと過電圧リスクを決めます。

V_PUに接続するプルアップ抵抗R_Pについて、漏れ電流の合計をI_leakとすると、HIGHの概算下限は次のとおりです。

VHIGH ≈ VPU − Ileak × RP
RP(max) ≤ (VPU − VIH(min)) / Ileak

LOWの下限は、線を引き下げるときの電流から求めます。

RP(min) ≥ (VPU − VOL(max)) / IOL(max)

次にRCの立ち上がり時間を確認します。抵抗が大きすぎるとエッジが遅く、小さすぎるとLOW時の電流が増えます。プルアップ／プルダウン計算ツールで、しきい値、GPIO電流、容量、目標立ち上がり時間から範囲を求められます。

次の例で推測に頼らない

5 Vへのプルアップを3.3 Vピンで使えるのは、そのピンと動作モードに電源オフ時も含めて明示的な5 V耐性がある場合だけです。
プッシュプル出力同士を直結してはいけません。ワイヤード論理には対応したオープン出力が必要です。
シュミット入力は遅いエッジへの耐性を改善しますが、過電圧を安全にはしません。
双方向MOSFETレベル変換器は一部のオープンドレインバスに適しますが、タイミング解析なしで高速プッシュプル信号に流用できません。

7. 回路図と試作機の確認手順

入力、プッシュプル、オープンドレイン、シュミット、アナログ、ストラップ、特別な耐圧入力など、各ピンの正確な種類を確認します。
使用する電源電圧、温度、電流で保証されるV_IL、V_IH、V_OL、V_OHを抽出します。
NMHとNMLを計算します。負のマージンがあればレベル変換または別の構成が必要です。
V_IN,max、絶対最大定格、保護ダイオード、部分電源オフ時の動作を確認します。
内蔵・外付けのプル抵抗も電流経路に含めます。並列抵抗や異なる電源への接続によって中間レベルが生じることがあります。
適切なプローブを使い、実負荷で受信側のエッジ波形、オーバーシュート、グラウンドバウンス、最小V_OH、最大V_OLを測ります。

よくある誤り

誤り	問題	対処
3.3 Vと5 Vだけを比べる	論理しきい値と電気的上限は別です。	両方を確認します。
V_DDをV_OHと見なす	負荷を接続した出力は電源電圧に届かない場合があります。	必要電流でのV_OH,minを使います。
代表値を保証値として使う	温度、製造ばらつき、負荷で変化します。	データシートの最小値・最大値を使います。
電源オフの電圧系を無視する	保護ダイオード経由でデバイスに部分的な電源が供給される場合があります。	部分電源オフ時と注入電流の条件を確認します。
勘でプルアップを追加する	接続先の電源を間違えるか、抵抗が強すぎる可能性があります。	抵抗値の限界と立ち上がり時間を計算します。

参考資料

Texas Instruments — Logic Guideおよび74xx/LVC/AHCファミリーのデータシート。
Nexperia — アプリケーションノートおよびCMOS／TTL互換ロジックファミリーのデータシート。
実際に使う両部品のデータシート：DC電気特性表、絶対最大定格、電源投入順序の要求事項。

ページを探す

ケーブル

計算ツール

変換ツール