PCBクロストーク：XTALK・NEXT・FEXT
容量性・誘導性結合、NEXT/FEXT、立ち上がり時間、並走長、配線間隔、ノイズ低減と検証の方法を解説します。
執筆・技術レビューElectroDesignForge Engineering Team
編集方針を見る📖 定義
クロストーク（XTALK）は、アグレッサー配線からビクティム配線へ伝わる望ましくない干渉です。近接する導体が共有する電界と磁界によって生じます。高速PCBでは、配線同士が電気的に直接つながっていなくても、ノイズマージンの低下、しきい値の変動、ジッタの増加、アイダイアグラムの閉塞を招きます。
問題になるのは接触ではなく電磁界
近くにある二本の配線は、小さな静電容量と、誘導結合したループの両方を形成します。そのためアグレッサーの遷移ごとに、両方の仕組みからビクティムへ干渉が注入されます：
| 仕組み | 発生源 | クロストークを増やす条件 | ビクティムへの影響 |
|---|---|---|---|
| 容量性結合 | 導体間の電界 | 狭い間隔、長い並走区間、急な電圧エッジ | アグレッサーの電圧変化中に電流が注入される |
| 誘導性結合 | アグレッサーのループ周囲の磁界 | 大きいリターンループ、近接した並走配線、急な電流変化 | ビクティムのループに電圧が誘起される |
両方の寄与は同時に生じます。配線構造と観測位置によって、足し合わされたり一部が打ち消されたりします。連続した基準プレーン上の配線はリターンループが小さく、電界がプレーンの近くに閉じ込められ、隣接配線へ広がりにくくなります。逆に、プレーンから遠い配線、プレーンの分断を迂回するリターン、長い並走区間は結合を強めます。
クロストークを左右するのはビットレートだけでなくエッジ速度です。10 MHz GPIOでも立ち上がり時間が500 psなら、数ナノ秒のエッジを持つ高データレートのリンクより強く干渉する場合があります。IBISモデル、データシート、測定から得た、現実的な最短の10–90%立ち上がり時間を使ってください。
用語：アグレッサー、ビクティム、NEXT、FEXT
アグレッサーはスイッチングする信号線、ビクティムは干渉を観測する信号線です。干渉は並走区間の近端または遠端で測定できます：
| 用語 | 名称 | 観測位置 | 要点 |
|---|---|---|---|
| NEXT | 近端クロストーク | アグレッサーの信号源に近いビクティム端 | 干渉は近端へ戻り、ピーク値は結合に依存し、並走長とともに飽和点まで増加する |
| FEXT | 遠端クロストーク | 反対側のビクティム端 | 容量性・誘導性結合のバランス、構造、損失、長さに強く依存する |
配線経路で二つの間隔案を比較するとき、NEXTは最も直接的な指標となることが多いです。ただしFEXTも重要です。均質でほぼTEMの構造では二つの寄与がほぼ相殺される場合がありますが、マイクロストリップ、非対称な形状、実際のチャネルでは相殺されるとは限りません。
反射も問題を複雑にします。発生時には小さかった干渉が、不整合な終端、ビア、コネクタ、スタブで反射し、受信窓の有害な時点に戻ることがあります。NEXTの単一値だけでチャネルの適合性は判断できません。
並走長と立ち上がり時間：ピーク値が飽和する条件
差動ペアとクロストークの計算ツールは、終端された結合配線のNEXTを概算するため、設計前の段階で次の関係式を使います：
NEXT ≈ Va × Kb,term × min(1, 2 × td / tr)
td = Lcoupled × tprop
Lsat = tr / (2 × tprop)
| 記号 | 意味 |
|---|---|
Va | アグレッサーのステップ振幅 |
Kb,term | 終端を考慮したモデルの結合係数 |
td | 並走区間の伝搬遅延 |
tr | アグレッサーの10–90%立ち上がり時間 |
Lsat | 飽和長。この長さを超えると、このモデルのNEXTピーク推定値は増えない |
例えば、伝搬遅延6 ps/mm、エッジ時間300 ps、並走長25 mmの場合、tdは約150 psです。2 × td / tr = 1なので、このモデルではNEXTのピーク値は飽和しています。並走区間を25 mm未満に短縮する、間隔を広げる、またはエッジを遅くすると、推定値は下がります。区間を延ばすと結合の継続時間や反射は変わり得ますが、この単純化したピーク値は変わりません。
計算ツールは選択肢の比較に役立ちます。完全な波形を出したり、FEXTを解いたり、不整合終端の結合配線をモデル化したりするものではありません。余裕が小さい場合は、パラメータ抽出、電磁界ソルバー、チャネルシミュレーションを使ってください。
実際に重要なPCBのパラメータ
| パラメータ | クロストークに影響する理由 | 実務上の対応 |
|---|---|---|
| アグレッサーとビクティムの間隔 | 間隔が広いほど隣の導体へ向かう電界が減る | 配線時だけでなく、配置段階でクリアランスを確保する |
プレーンまでの高さH | Hが小さいほど電界がプレーン近くに閉じ込められ、横方向へ広がりにくい | 積層構成が許す場合、高速信号を連続した基準プレーンに近い層へ配線する |
| 並走長 | エッジの影響が飽和するまで、近接区間の長さとともに結合エネルギーが増える | 早めに配線を分け、長い共通経路を避ける |
| 立ち上がり時間 | 短いエッジほど高周波成分が多い | インターフェースが許せば、駆動強度、直列抵抗、スルーレート制御を選ぶ |
| 配線構造 | マイクロストリップ、ストリップライン、隣接層、周辺の銅箔で電磁界の広がり方が異なる | 一般化した公称形状ではなく、実際の製造後の積層構成を使う |
| リターン電流の経路 | 不連続がループを大きくし、電磁界の予測を難しくする | プレーン分断を避け、層間遷移に近いリターン経路を設ける |
一般的な3W、3H、5Hの規則は初期配置の目安になりますが、普遍的な保証ではありません。適切な距離は層、エッジ、並走長、ビクティムの感度、インターフェース要件で決まります。高速部品の設計ガイドには、特にTX、RX、クロック、その他のペア間について、より適用しやすい規則が示されることがあります。
差動ペア：外部結合を減らせてもゼロとは限らない
対称な差動ペアは、二本の導体にほぼ同じ強さで加わる干渉を除去できますが、クロストークそのものを消すわけではありません。近くの配線、並走する別のペア、非対称なビア、基準面の変化によって各導体への結合が異なると、ノイズの一部が受信器に見える差動成分に変換されます。
クロストークについては、二種類の間隔を区別します：
- 差動ペアの内部では、インターフェースのインピーダンス要件を満たすように間隔を選びます。外部からの結合を手早く直すためだけに変更しないでください。
- ペア間、またはペアと別の信号線の間では、間隔が不要な結合を抑えます。特にBGA、コネクタ、配線引き出し部分では、配置時からこの間隔を確保してください。
対称な配線、連続したリターン電流、同等の遷移構造は、コモンモード除去性能を保つために重要です。ただし、アグレッサーとビクティムの実際の間隔に代わるものではありません。
クロストークを減らす優先順序
- **アグレッサーとビクティムを離す。**敏感な信号線をクロック、高速出力、電源のスイッチングノード、TX/RXペア、ノイズの多いコネクタから遠ざけます。
- **並走区間を短くする。**早い段階で配線を分岐させます。連続した基準プレーンがある直交層での短い交差は、長い並走より望ましい場合が多いです。
- **信号を基準プレーンに近づける。**しっかりしたグランドプレーンに隣接する信号層は電界を閉じ込め、予測しやすいリターン電流を確保できます。
- **リターンパスを維持する。**プレーンの分断を横切らないでください。層間遷移で必要な場合は、近くにグランドのリターンビアを置きます。
- **エッジを制御する。**プロトコルとタイミング予算が許せば、直列抵抗やスルーレート制御で高周波成分と結合を減らせます。
- **隣接層を分離する。**隣り合う信号層で高速配線を長く並走させないでください。積層構成とリターン電流が許せば、直交方向を選びます。
銅箔ガードやグランド配線だけで必ず解決するわけではありません。適切なステッチングビアがなければ浮遊導体になり得ますし、ビアがあってもインピーダンスと配線スペースが変わります。インターフェース規則と積層解析で妥当性を確認できる場合に限って使います。
症状と診断方法
クロストークは断続的に現れることが多く、ビクティムがしきい値に近いときにアグレッサーが切り替わると発生します。次の兆候を探してください：
| 症状 | クロストークを疑う手掛かり | 有用な確認方法 |
|---|---|---|
| エラーがクロックや近くのチャネルと相関する | 特定の信号線の動作に合わせて不具合が出る | アグレッサーとビクティムを同時に取り込み、アグレッサーの動作を一時的に変える |
| ジッタ増加やアイ開口の縮小 | 干渉がサンプリング窓に入る | アイダイアグラムを調べるか、アグレッサーをトリガーにした波形を重ねる |
| ADCや高感度測定に繰り返し現れるスプリアス | ノイズがデジタル遷移に追従する | 近くのデジタル動作の有無でスペクトルやサンプル値を比較する |
| 特定のPCB改訂版や引き出し領域だけで故障する | 局所的な形状が支配的 | 並走長、アンチパッド、層変更、基準プレーンを調べる |
グランド接続の非常に短いプローブを使って測定し、必要に応じて差動プローブを使ってください。長いグランドリード自体が電磁界を拾い、調べたい現象を模倣する場合があります。TDRは不連続の位置特定に役立ち、VNAやチャネル抽出・シミュレーションは重要な形状での結合を定量化できます。
よくある間違い
| 間違い | 問題点 | 適切な方法 |
|---|---|---|
| ビットレートだけを確認する | 深刻さはデータレートだけでなくエッジ速度と繰り返しに依存する | 現実的な最短立ち上がり時間を使う |
| 間隔の定義を示さずに隙間を測る | 規則や計算ツールではエッジ間と中心間のどちらを使うか異なる | 定義を明示し、メーカーの基準に合わせる |
| 交差点だけで配線間隔を取る | 結合が蓄積される長い並走区間は残ったまま | 並走区間全体を短くする |
| 解析せずにガード配線を加える | インピーダンスが変わったり、適切な基準につながらなかったりする | 積層構成、ステッチングビア、インターフェース規則を確認する |
| 隣接層を見落とす | 隣り合う信号層は強く結合し得る | 全層の配線と向きを確認する |
| NEXTの一つの数値で結論を出す | FEXT、反射、損失、サンプリング時点も重要 | チャネルと重要なタイミング条件を検証する |
簡易計算で足りる場合と、足りない場合
差動ペアとクロストークの計算ツールは検討段階に適しています。配置を確定する前に、間隔、層、並走長、立ち上がり時間を比較できます。終端を考慮したNEXT推定値と、エッジに対する飽和長が得られます。
信号が高速、ノイズマージンが小さい、ビア・立ち上がり部・コネクタが支配的、またはFEXT、損失、粗さ、ガラスクロス、反射が結果に影響する場合は、電磁界ソルバー、RLCG抽出、チャネルシミュレーションへ進んでください。最終検証には、代表的な実機でのインピーダンスクーポン、TDR、VNA、シミュレーション、アイ測定を組み合わせられます。
リリース前のクロストーク対策チェックリスト
- 配置と配線で、高速のアグレッサーと敏感なビクティムを特定している。
- 長い並走区間をなくすか、解析で許容性を確認している。
- 間隔は汎用規則だけでなく、積層構成、エッジ速度、ノイズマージンに基づいている。
- すべての高速配線で基準プレーンが連続し、遷移部に短いリターンパスがある。
- 隣り合う信号層で、高速配線を長く並走させていない。
- ドライバーのエッジを、現実的な最短立ち上がり時間で確認している。
- 重要なチャネルを、その余裕に見合う方法で解析または測定している。
参考文献
- Intel — Agilex 7デバイスファミリーの高速シリアルインターフェース信号品質設計ガイド、PCB配線の節。
- Intel — AN 224：高速基板レイアウトの指針、クロストークの節。
- Analog Devices — AN-1177：LVDSとM-LVDSの回路実装ガイド。
- Analog Devices — AN-1364：通信システムの受信チェーン用差動フィルタ設計。
- Howard Johnson、Martin Graham — 高速デジタル設計：Black Magicハンドブック。