Brochage PCIe M.2 — clé E
Le connecteur M.2 clé E est un Socket 1 à 75 positions, principalement destiné aux modules de connectivité sans fil. Selon l’hôte et le module, il peut transporter PCIe, l’USB 2.0, SDIO, UART, PCM/I²S, l’I²C et des signaux de contrôle radio.
Attention à la compatibilité : la clé E définit la forme du connecteur et son brochage, pas les interfaces réellement câblées par l’hôte. Les modules CNVi/CNVio peuvent utiliser la même clé mécanique, mais nécessitent une plateforme Intel compatible. Toujours vérifier la documentation de l’hôte et du module.
Vue d’ensemble du connecteur
| Propriété | Valeur |
|---|---|
| Famille | PCI Express M.2 / NGFF, Socket 1 |
| Encoche | Clé E, positions 24 à 31 |
| Contacts | 75 positions ; 67 contacts électriques avec l’encoche clé E |
| Usage principal | Wi-Fi, Bluetooth, GNSS, NFC et autres modules de connectivité sans fil |
| Interfaces possibles | 2 liens PCIe x1 indépendants, USB 2.0, SDIO, UART, PCM/I²S, I²C |
| Alimentation principale | 3,3 V |
La clé E n’est pas le connecteur habituel d’un SSD M.2 NVMe. Les périphériques de stockage utilisent généralement une clé M ou B+M. Certains modules sans fil possèdent une double encoche A+E et peuvent entrer dans les deux embases, mais leur fonctionnement dépend toujours des interfaces câblées par l’hôte.
Schéma de brochage
Face supérieure — broches impaires
Face inférieure — broches paires
Tableau d’affectation des broches
Les noms des signaux suivent le point de vue de l’hôte : PET est émis par l’hôte vers le module, tandis que PER est reçu par l’hôte depuis le module. Le lien PCIe 1 et plusieurs fonctions secondaires sont optionnels.
Code couleur : Alimentation · Masse · USB · PCIe · SDIO / audio numérique · I²C · Contrôle radio / plateforme
Face supérieure
| Broche | Signal | Fonction |
|---|---|---|
| 1 | GND | Masse |
| 3 / 5 | USB_D+ / USB_D− | Paire de données USB 2.0, souvent utilisée par le Bluetooth |
| 7 | GND | Masse |
| 9 | SDIO_CLK / SYSCLK | Horloge SDIO ou horloge système GNSS |
| 11 | SDIO_CMD | Commande SDIO |
| 13 / 15 / 17 / 19 | SDIO_DATA0 / DATA1 / DATA2 / DATA3 | Bus de données SDIO sur quatre bits |
| 21 | SDIO_WAKE# | Demande de réveil SDIO |
| 23 | SDIO_RESET# / TX_BLANKING | Reset SDIO ou entrée de masquage d’émission GNSS |
| 24–31 | — | Encoche mécanique clé E ; aucun contact |
| 33 | GND | Masse |
| 35 / 37 | PETp0 / PETn0 | Lien PCIe 0, paire émise par l’hôte |
| 39 | GND | Masse |
| 41 / 43 | PERp0 / PERn0 | Lien PCIe 0, paire reçue par l’hôte |
| 45 | GND | Masse |
| 47 / 49 | REFCLKp0 / REFCLKn0 | Horloge de référence différentielle du lien PCIe 0 |
| 51 | GND | Masse |
| 53 | CLKREQ0# | Demande d’horloge du lien PCIe 0 |
| 55 | PEWAKE0# | Demande de réveil du lien PCIe 0 |
| 57 | GND | Masse |
| 59 / 61 | PETp1 / PETn1 | Lien PCIe 1 optionnel, paire émise par l’hôte |
| 63 | GND | Masse |
| 65 / 67 | PERp1 / PERn1 | Lien PCIe 1 optionnel, paire reçue par l’hôte |
| 69 | GND | Masse |
| 71 / 73 | REFCLKp1 / REFCLKn1 | Horloge de référence différentielle du lien PCIe 1 optionnel |
| 75 | GND | Masse |
Face inférieure
| Broche | Signal | Fonction |
|---|---|---|
| 2 / 4 | 3.3 V | Alimentation principale du module |
| 6 | LED_1# | Commande de voyant à drain ouvert |
| 8 | PCM_CLK / I2S_SCK | Horloge série PCM ou I²S |
| 10 | PCM_SYNC / I2S_WS | Synchronisation PCM ou sélection de mot I²S |
| 12 | PCM_IN / I2S_SD_IN | Entrée de données série PCM ou I²S |
| 14 | PCM_OUT / I2S_SD_OUT | Sortie de données série PCM ou I²S |
| 16 | LED_2# | Commande de voyant à drain ouvert |
| 18 | GND ou VIO_CFG | Masse dans l’affectation classique ; indication optionnelle de compatibilité de la tension d’E/S |
| 20 | UART_WAKE# | Demande de réveil UART |
| 22 | UART_RXD | Réception de données UART |
| 24–31 | — | Encoche mécanique clé E ; aucun contact |
| 32 | UART_TXD | Émission de données UART |
| 34 | UART_CTS | Entrée d’autorisation d’émission UART |
| 36 | UART_RTS | Sortie de demande d’émission UART |
| 38 / 40 / 42 | Définies par le constructeur | À utiliser seulement si les deux appareils les documentent |
| 44 | COEX3 | Contrôle de coexistence radio |
| 46 | COEX_RXD | Réception de coexistence radio |
| 48 | COEX_TXD | Émission de coexistence radio |
| 50 | SUSCLK | Horloge de veille optionnelle de 32 kHz |
| 52 | PERST0# | Réinitialisation du lien PCIe 0 |
| 54 | W_DISABLE2# / BT_DISABLE# | Désactivation de la fonction radio 2 ou du Bluetooth |
| 56 | W_DISABLE1# / WI-FI_DISABLE# | Désactivation de la fonction radio 1 ou du Wi-Fi |
| 58 | I2C_DATA | Données I²C |
| 60 | I2C_CLK | Horloge I²C |
| 62 | ALERT# | Alerte I²C / plateforme |
| 64 | VIO 1.8 V ou réservée | Alimentation optionnelle des E/S 1,8 V introduite par l’évolution du Socket 1 |
| 66 | UIM_SWP / PERST1# | Protocole UIM à un fil ou reset du lien PCIe 1 optionnel |
| 68 | UIM_POWER_SNK / CLKREQ1# | Consommation d’alimentation UIM ou demande d’horloge du lien PCIe 1 optionnel |
| 70 | UIM_POWER_SRC / GPIO_1 / PEWAKE1# | Source d’alimentation UIM, GPIO ou demande de réveil du lien PCIe 1 optionnel |
| 72 / 74 | 3.3 V | Alimentation principale du module |
Groupes de signaux
| Groupe | Broches | Remarques |
|---|---|---|
| Alimentation et masse | 2, 4, 64, 72, 74 et toutes les GND | Alimentation principale 3,3 V, alimentation optionnelle des E/S 1,8 V et retours de masse |
| USB 2.0 | 3, 5 | Un lien USB 2.0 bidirectionnel, souvent utilisé par le Bluetooth |
| SDIO | 9, 11, 13, 15, 17, 19, 21, 23 | Bus SDIO sur quatre bits avec horloge, commande, reset et réveil |
| Audio PCM / I²S | 8, 10, 12, 14 | Horloge, trame, entrée et sortie audio numériques |
| Lien PCIe 0 | 35, 37, 41, 43, 47, 49, 52, 53, 55 | Lien PCIe x1 avec horloge, reset, demande d’horloge et réveil |
| Lien PCIe 1 | 59, 61, 65–73 | Second lien PCIe x1 optionnel ; certaines broches de contrôle sont partagées avec les fonctions UIM/GPIO |
| UART | 20, 22, 32, 34, 36 | Données UART, contrôle de flux matériel et réveil |
| I²C | 58, 60, 62 | Bus de gestion en 1,8 V et alerte |
| Contrôle radio | 6, 16, 44, 46, 48, 50, 54, 56 | Voyants, désactivation, horloge de veille et coexistence |
Les deux groupes PCIe sont normalement considérés comme deux liens x1 indépendants. Ne pas supposer que l’hôte les combine en un seul lien x2 ni que le lien 1 est câblé.
Caractéristiques électriques
| Interface | Valeur / exigence de conception |
|---|---|
| Alimentation principale | 3,3 V nominal sur les broches 2, 4, 72 et 74 |
| Alimentation d’E/S optionnelle | VIO 1,8 V sur la broche 64 lorsqu’elle est prise en charge ; utiliser VIO_CFG pour vérifier la compatibilité du module |
| Paires PCIe | 85 Ω différentiels nominaux ; placer les condensateurs de liaison AC côté émetteur selon les exigences PCIe |
| Horloge PCIe | Horloge différentielle de 100 MHz avec l’architecture à horloge commune |
| Paire USB 2.0 | 90 Ω différentiels nominaux |
| E/S SDIO, UART, I²C et audio | Généralement 1,8 V ; vérifier la tension exacte de l’hôte et du module |
| Signaux actifs à 0 | Les noms terminés par # sont actifs à l’état bas |
| Broches constructeur / alternatives | Ne pas les connecter sans vérifier la spécification M.2 en vigueur et les documentations des deux appareils |
Garder chaque paire haut débit courte, à impédance contrôlée et au-dessus d’un plan de référence continu. Appairer les deux pistes de chaque paire et éviter les vias, les dérivations, les découpes de plan, les nœuds de commutation et les changements de couche inutiles.
Orientation du connecteur
- Les schémas représentent le bord à contacts du module, et non les pastilles soudées de l’embase.
- La face supérieure, côté composants, porte les broches impaires ; la face inférieure porte les broches paires.
- La broche 1 se trouve à l’extrémité opposée à la broche 75. L’encoche clé E remplace les positions 24 à 31.
- L’empreinte de l’embase peut sembler inversée par rapport au module. Utiliser l’empreinte PCB recommandée par le fabricant du connecteur.
Câblages courants
Module Wi-Fi plus Bluetooth
- Utiliser le lien PCIe 0 pour le Wi-Fi et l’USB 2.0 sur les broches 3 et 5 pour le Bluetooth lorsque le module le spécifie.
- Relier le 3,3 V, toutes les masses requises, PERST0#, CLKREQ0# et PEWAKE0#.
- Router W_DISABLE#, LED#, la coexistence et le contrôle d’antenne uniquement si le produit les utilise.
Module sans fil SDIO
- Router l’horloge, la commande, les quatre lignes de données, le reset et le réveil SDIO.
- Vérifier le domaine logique 1,8 V et la fréquence SDIO autorisée dans les deux documentations.
Module avec UART ou audio
- Router UART ou PCM/I²S uniquement si le module documente ces fonctions.
- Vérifier le sens des signaux, le domaine logique, le maître des horloges et la nécessité de résistances de tirage.
Module à deux liens PCIe
- Considérer le lien 0 et le lien 1 comme deux connexions x1 indépendantes.
- Associer à chaque lien ses paires de données, son horloge, son reset, sa demande d’horloge et son réveil portant le même numéro.
Erreurs fréquentes
- Supposer que tout module clé E ou A+E qui entre mécaniquement est compatible électriquement.
- Considérer un module Intel CNVi/CNVio comme un module sans fil PCIe/USB standard.
- Insérer un SSD clé M ou B+M dans une embase de connectivité clé E.
- Considérer les deux liens PCIe x1 comme un lien x2 garanti.
- Inverser PET et PER en lisant les noms depuis le point de vue du module au lieu de celui de l’hôte.
- Inverser l’empreinte ou confondre les numéros des faces supérieure et inférieure.
- Piloter des signaux SDIO, UART, I²C ou de contrôle en 3,3 V sans vérifier leur tolérance à 1,8 V.
- Connecter des broches constructeur ou à fonction alternative sans vérifier la révision applicable de la spécification.
Connecteurs associés
| Connecteur | Usage courant | Compatibilité |
|---|---|---|
| M.2 clé A / A+E | Connectivité sans fil | Un module A+E peut entrer dans les deux embases, mais seules les interfaces communes et câblées fonctionneront |
| M.2 clé B | WWAN, SATA, PCIe x2 | Encoche et affectation des signaux différentes ; pas directement interchangeable |
| M.2 clé M | SSD NVMe, PCIe x4 | Connecteur orienté stockage ; incompatible avec la clé E |
| Mini PCI Express | Anciennes cartes sans fil | Connecteur 52 broches et brochage différents ; un adaptateur actif peut être nécessaire |
Toutes les fiches de brochage PCIe M.2
Guide de compatibilité · Clé A · Clé A+E · Clé B · Clé B+A · Clé B+E · Clé B+M · Clé E · Clé M
Spécifications officielles
- Présentation de la spécification PCI Express M.2 — PCI-SIG
- Évolutions du M.2 Socket 1 — PCI-SIG
- Spécifications PCI Express — PCI-SIG
- Spécifications et documents USB — USB-IF
- Spécification et manuel utilisateur du bus I²C — NXP
FAQ
Peut-on installer un module clé A dans une embase clé E ?
Seul un module à double encoche A+E peut entrer physiquement dans les deux. Son fonctionnement dépend toujours des interfaces câblées par l’hôte et utilisées par le module.
Une embase clé E accepte-t-elle un SSD NVMe ?
Normalement non. Les SSD NVMe utilisent généralement une clé M ou B+M et nécessitent une embase orientée stockage.
Les deux liens PCIe sont-ils toujours disponibles ?
Non. Le brochage prévoit deux groupes PCIe indépendants, mais l’hôte peut en câbler un seul, les deux ou aucun.
Un module Intel CNVi/CNVio fonctionne-t-il dans toute embase clé E ?
Non. CNVi/CNVio utilise une connectivité propre à la plateforme et nécessite un chipset hôte ainsi qu’une implémentation d’embase compatibles.
Le connecteur accepte-t-il le branchement à chaud ?
Ne pas le supposer. Mettre la plateforme hors tension avant d’insérer ou de retirer un module, sauf si la documentation de l’équipement autorise explicitement cette opération.