ElectroDesignForgeElectroDesignForge

PCIe M.2 – Anschlussbelegung Schlüssel M

M.2 Key M ist ein 75-poliger Socket-3-Steckverbinder, vor allem für Speichermodule. Er kann bis zu vier PCIe-Lanes für NVMe-Geräte oder eine SATA-Verbindung sowie 3,3-V-Versorgung und Steuersignale bereitstellen.

Kompatibilitätswarnung: Key M beschreibt die Steckerform und die Pin-Map, nicht die Schnittstelle, die PCIe-Generierung, die Lane Count oder die Modullänge, die tatsächlich vom Host unterstützt wird. Überprüfen Sie immer sowohl die Host- als auch die Fahrdokumentation.


Steckverbinderübersicht

EigenschaftWert
SteckverbinderfamiliePCI Express M.2/NGFF, Socket 3
SchlüsselkerbeSchlüssel M, Positionen 59 bis 66
Kontakte75 Positionen; 67 elektrische Kontakte mit der Key M Kerbe
HauptverwendungNVMe PCIe SSDs und SATA SSDs
Mögliche Host-SchnittstellenPCIe x1, x2 oder x4; SATA
Hauptversorgung3.3 V

Ein Key M-Sockel wird üblicherweise für NVMe-Speicher verwendet, aber der Schlüssel allein garantiert keine NVMe- oder SATA-Unterstützung. A B+M-keyed Ein Modul kann mechanisch passen, obwohl es normalerweise auf die Schnittstellen und zwei PCIe-Spuren beschränkt ist, die diesem Modul zur Verfügung stehen.


Pinout-Diagramm

Oberseite — ungerade Stifte

Oberseitige Kontaktnummerierung einer PCIe M.2 Key M Karte

Unterseite — sogar Stifte

Unterseite Kontaktnummerierung einer PCIe M.2 Key M Karte

Pin-Zuweisungstabelle

Signalnamen verwenden die Host/Plattform Perspektive: PET vom Host zum Modul übertragen wird, während PER vom Host vom Modul empfangen wird. SATA-Signalnamen werden als ihre alternativen Funktionen auf der PCIe-Spur 0 angezeigt.

Farbschlüssel: Leistung · Boden · PCIe/SATA · Managementbus · Bahnsteigsteuerung

Oberseite

StiftSignalFunktion
1 / 3GNDBoden
5 / 7PERN3 / PERP3PCIe Lane 3, Host-Empfangspaar
9GNDBoden
11 / 13PET/PEP3PCIe Spur 3, Host-Sendepaar
15GNDBoden
17 / 19PERN2/PERP2PCIe lane 2, Host-Empfangspaar
21GNDBoden
23 / 25PET/PEP2PCIe Spur 2, Host-Sendepaar
27GNDBoden
29 / 31PERN1/PERP1PCIe lane 1, Host-Empfangspaar
33GNDBoden
35 / 37PET/PEP1PCIe Spur 1, Host-Sendepaar
39GNDBoden
41 / 43PERN0/PERP0 oder SATA-B+ / SATA-B-PCIe lane 0-Empfangspaar oder SATA-Host-Empfangspaar
45GNDBoden
47 / 49PET/PETp0 oder SATA-A− / SATA-A+PCIe Lane 0 Sendepaar oder SATA Host Sendepaar
51GNDBoden
53 / 55REFCLK/REFCLKpPCIe Differenzial-Referenztakt
57GNDBoden
59–66—Mechanische Taste M Kerbe; keine Kontakte
67Reserviert / keine VerbindungNicht verbunden lassen, es sei denn, die anwendbare Spezifikation definiert es
69PEDETHost-Schnittstellenerkennung: durch ein SATA-Modul geerdet und durch ein PCIe-Modul offen gelassen
71 / 75GNDBoden
73GND oder VIO_CFGMasse in der herkömmlichen Zuordnung; optionale I/O-Spannungskonfiguration in unterstützten Revisionen

Unterseite

StiftSignalFunktion
2 / 43.3 VHauptmodulversorgung
6PWRDIS oder kein AnschlussOptionale Stromabschaltung; Verfügbarkeit hängt von der Überarbeitung der Spezifikation ab
8PLN# oder kein AnschlussOptionales Plattformbenachrichtigungssignal
10DAS/DSS#/LED 1#Geräteaktivität, gestaffelte Spin-up-Deaktivierung oder Aktivitäts-LED-Funktion
12 / 14 / 16 / 183.3 VHauptmodulversorgung
20Reserviert / keine VerbindungNicht verbunden lassen, sofern nicht in der jeweiligen Spezifikation festgelegt
22VIO 1.8 V oder kein AnschlussOptionale Bereitstellung von Management-I/O
24 / 26 / 28Reserviert / keine VerbindungNicht verbunden lassen, sofern nicht in der jeweiligen Spezifikation festgelegt
30PLA S3# oder kein AnschlussOptionales Ruhezustandssignal der Plattform
32Reserviert / keine VerbindungKann mit optionalen Schnittstellen in neueren Spezifikationen zugewiesen werden
34 / 36USB D+ / USB D− oder kein AnschlussOptionales USB 2.0-Datenpaar in unterstützten Implementierungen
38DEVSLPSATA Device-Sleep Control; kann eine andere Zuweisung mit einer optionalen Schnittstelle haben
40SMB_CLKSMBus Uhr
42SMB_DATASMBus-Daten
44ALERT#Alarmierung des Managementbusses
46 / 48Reserviert / keine VerbindungNicht verbunden lassen, sofern nicht in der jeweiligen Spezifikation festgelegt
50PERST#PCIe Grundrücksetzung
52CLKREQ#PCIe-Bezugsuhranforderung
54PEWAKE#PCI-Wake-Antrag
56 / 58Reserviert / keine VerbindungNicht verbunden lassen, sofern nicht in der jeweiligen Spezifikation festgelegt
59–66—Mechanische Taste M Kerbe; keine Kontakte
68SUSCLKFakultative Halteuhr
70 / 72 / 743.3 VHauptmodulversorgung

Signalgruppen

GruppeStifteAnmerkungen
Leistung und Boden2, 4, 12, 14, 16, 18, 70, 72, 74 und alle GND-Stifte3,3 V Hauptversorgung und Bodenrückführung
PCIe Spur 0/SATA41, 43, 47, 49Gemeinsame Differentialpaare; der Host wählt PCIe- oder SATA-Operation
PCIe-Spuren 1–35, 7, 11, 13, 17, 19, 23, 25, 29, 31, 35, 37Drei zusätzliche PCIe-Spuren für einen x4-Link
PCIe Uhr und Steuerung50, 52–55Reset, Clock Request, Wake und 100 MHz Referenztakt
Managementbus40, 42, 44SMBus Uhr, Daten und Alarm
Speicher-/Plattformsteuerung6, 8, 10, 30, 38, 68, 69Optionale Strom-, Benachrichtigungs-, Aktivitäts-, Ruhe- und Schnittstellenerkennungssignale

PCIe lane 0 und SATA sind Wechselfunktionen auf die gleichen Kontakte. Sie können nicht gleichzeitig von einem Modul verwendet werden.


Elektrische Spezifikationen

SchnittstelleDesignwert/Anforderung
HauptstromNominal 3.3 V bei allen spezifizierten Versorgungskontakten
PCIe Paare85 Ω Differenzial Nennwert; Platzierung von Wechselstromkopplungskondensatoren auf jedem Sender gemäß PCIe
PCIe Referenzuhr100 MHz Differenzuhr bei Verwendung der Common-Clock-Architektur
SATA-PaareDifferenzial von 100 Ω nominal
Verwaltung und Kontrolle I/ OLogikebene hängt von der Signal- und Spezifikationsrevision ab; Überprüfen Sie 1,8 V / 3,3 V-Kompatibilität
Aktiv-Low-SignaleNamen endend mit # Behauptet niedrig
Reservierte / optionale PinsVerbinden Sie sich nicht ohne Bestätigung der aktuellen M.2-Spezifikation und beider Gerätedatenblätter

Halten Sie jedes Hochgeschwindigkeitspaar kurz, impedanzgesteuert und leiten Sie es über eine kontinuierliche Bezugsebene. Passen Sie die beiden Spuren in jedem Paar an und vermeiden Sie Vias, Stubs, Planlücken und unnötige Schichtwechsel.


Ausrichtung des Steckverbinders

  • Die Diagramme zeigen die Modulkontaktkante nicht die Sockel-Lötpads.
  • Die Oberseite/Komponentenseite trägt ungeradzahlige Stifte; die Unterseite trägt geradzahlige Stifte.
  • Der Stift 1 befindet sich an dem dem Stift 75 gegenüberliegenden Ende. Die Taste M Kerbe ersetzt Positionen 59-66, in der Nähe von Pin 75.
  • Ein Sockel-Fußabdruck kann im Vergleich zum Modul gespiegelt erscheinen. Folgen Sie dem vom Steckverbinderhersteller empfohlenen PCB-Fußabdruck.

Gemeinsame Verdrahtungskonfigurationen

PCIe x4 NVMe SSD

  • Routenspuren 0 bis 3, REFCLK, PERST#, CLKREQ# und PEWAKE#, wie von der Plattform verlangt.
  • Verbinden Sie alle angegebenen 3,3 V und Erdungskontakt; Größe der Stromschiene für die Spitzenstrom- und Wärmegrenzen des Antriebs.
  • Überprüfen Sie die vom Host unterstützte PCIe-Generierung, die Bifurkationsregeln und die Boot-Unterstützung.

PCIe x2 oder B+M-keyed SSD

  • Routen Sie nur die Spurgruppen, die sowohl vom Host als auch vom Modul implementiert wurden.
  • Eine B + M-Tastenkarte kann eine Key M-Steckdose passen, aber mechanische Passung fügt nicht die fehlenden Spuren hinzu oder garantiert NVMe-Unterstützung.

SATA M.2 SSD

  • Verwenden Sie die SATA-Alternativfunktionen für Pins 41, 43, 47 und 49.
  • Implementieren Sie PEDET und DEVSLP, wie vom Host und Laufwerk verlangt.
  • Bestätigen Sie, dass der Socket SATA unterstützt; viele moderne Key M Sockets sind nur PCIe.

Häufige Fehler

  • Angenommen, jeder Key M-Socket unterstützt sowohl NVMe/PCIe als auch SATA.
  • Angenommen, die M.2-Kartenabmessungen wie 2230, 2242, 2260 oder 2280 beschreiben die elektrische Schnittstelle.
  • Routing aller vier PCIe-Spuren, wenn der Host oder das Modul nur x1 oder x2 unterstützt.
  • Vertauschen von PET und PER, da die Signalnamen aus der Modulperspektive statt aus der Host-Perspektive gelesen werden.
  • Spiegelung des Footprints oder Verwechslung der ober- und unterseitigen Kontaktnummern.
  • Verwendung einer generischen Logikspannung für jedes Management- und Steuersignal.
  • Verbinden von reservierten Pins basierend auf einer älteren oder nicht verwandten M.2-Implementierung.
  • Ignorieren von SSD-Spitzenstrom, Luftstrom oder thermischer Drosselung.

Verwandte Steckverbinder

SteckerTypische VerwendungVereinbarkeitserklärung
M.2 Schlüssel B / B+MSATA, WWAN, PCIe x1/x2Ein B+M-Speichermodul passt möglicherweise in einen Key-M-Sockel, bleibt jedoch durch seine eigenen Kontakte und Schnittstellen begrenzt
M.2 Schlüssel A/A+EDrahtlose VerbindungUnterschiedliche Notch- und Pin-Zuordnung; nicht austauschbar mit Key M
U.2 / U.3Speicher von Unternehmen NVMeUnterschiedliche Steckverbinder- und Stromversorgungsanordnung; ein entsprechender Adapter ist erforderlich
SATA Steckverbinder2,5 Zoll SATA SpeicherGleiches SATA-Protokoll, wenn unterstützt, aber unterschiedlicher Strom und physischer Anschluss

Alle PCIe M2 Pinout Seiten

Kompatibilitätsleitfaden · Schlüssel A · Schlüssel A+E · Schlüssel B · Schlüssel B+A · Schlüssel B+E · Schlüssel B+M · Schlüssel E · Schlüssel M


Amtliche Spezifikationen

Die aktuelle PCI-SIG-Spezifikation sowie die Connector-, Host- und Moduldatenblätter haben Vorrang vor dieser Zusammenfassung. Optionale Pin-Funktionen haben sich in M.2-Revisionen weiterentwickelt.

FAQ

Verwendet jede Key M SSD NVMe?

Nein. Key M kann PCIe/NVMe oder SATA tragen. Sowohl der Sockel als auch das Modul müssen die gleiche Schnittstelle unterstützen.

Kann eine B+M-keyed SSD in einem Key M Socket installiert werden?

Es kann normalerweise mechanisch passen. Der Betrieb hängt immer noch von einer gemeinsamen Schnittstelle ab, und ein B + M-PCIe-Modul setzt normalerweise nicht mehr als zwei PCIe-Spuren frei.

Bietet Key M immer PCIe x4?

Nein. Der Pinout macht vier Spuren möglich, aber ein Host kann weniger verdrahten und ein Modul kann weniger verwenden.

Sind PCIe-Generation und NVMe-Version vom Schlüssel abhängig?

Nein. Der Schlüssel identifiziert nicht die PCIe-Generation oder NVMe-Revision. Überprüfen Sie die Host- und Laufwerkspezifikationen.

Ist der Stecker hot-pluggable?

Gehen Sie nicht davon aus, dass es so ist. Schalten Sie die Plattform herunter, bevor Sie ein Modul einfügen oder entfernen, es sei denn, die Gerätedokumentation unterstützt ausdrücklich das Heißstecken.