PCIe M.2 – Anschlussbelegung Schlüssel M
M.2 Key M ist ein 75-poliger Socket-3-Steckverbinder, vor allem für Speichermodule. Er kann bis zu vier PCIe-Lanes für NVMe-Geräte oder eine SATA-Verbindung sowie 3,3-V-Versorgung und Steuersignale bereitstellen.
Kompatibilitätswarnung: Key M beschreibt die Steckerform und die Pin-Map, nicht die Schnittstelle, die PCIe-Generierung, die Lane Count oder die Modullänge, die tatsächlich vom Host unterstützt wird. Überprüfen Sie immer sowohl die Host- als auch die Fahrdokumentation.
Steckverbinderübersicht
| Eigenschaft | Wert |
|---|---|
| Steckverbinderfamilie | PCI Express M.2/NGFF, Socket 3 |
| Schlüsselkerbe | Schlüssel M, Positionen 59 bis 66 |
| Kontakte | 75 Positionen; 67 elektrische Kontakte mit der Key M Kerbe |
| Hauptverwendung | NVMe PCIe SSDs und SATA SSDs |
| Mögliche Host-Schnittstellen | PCIe x1, x2 oder x4; SATA |
| Hauptversorgung | 3.3 V |
Ein Key M-Sockel wird üblicherweise für NVMe-Speicher verwendet, aber der Schlüssel allein garantiert keine NVMe- oder SATA-Unterstützung. A B+M-keyed Ein Modul kann mechanisch passen, obwohl es normalerweise auf die Schnittstellen und zwei PCIe-Spuren beschränkt ist, die diesem Modul zur Verfügung stehen.
Pinout-Diagramm
Oberseite — ungerade Stifte
Unterseite — sogar Stifte
Pin-Zuweisungstabelle
Signalnamen verwenden die Host/Plattform Perspektive: PET vom Host zum Modul übertragen wird, während PER vom Host vom Modul empfangen wird. SATA-Signalnamen werden als ihre alternativen Funktionen auf der PCIe-Spur 0 angezeigt.
Farbschlüssel: Leistung · Boden · PCIe/SATA · Managementbus · Bahnsteigsteuerung
Oberseite
| Stift | Signal | Funktion |
|---|---|---|
| 1 / 3 | GND | Boden |
| 5 / 7 | PERN3 / PERP3 | PCIe Lane 3, Host-Empfangspaar |
| 9 | GND | Boden |
| 11 / 13 | PET/PEP3 | PCIe Spur 3, Host-Sendepaar |
| 15 | GND | Boden |
| 17 / 19 | PERN2/PERP2 | PCIe lane 2, Host-Empfangspaar |
| 21 | GND | Boden |
| 23 / 25 | PET/PEP2 | PCIe Spur 2, Host-Sendepaar |
| 27 | GND | Boden |
| 29 / 31 | PERN1/PERP1 | PCIe lane 1, Host-Empfangspaar |
| 33 | GND | Boden |
| 35 / 37 | PET/PEP1 | PCIe Spur 1, Host-Sendepaar |
| 39 | GND | Boden |
| 41 / 43 | PERN0/PERP0 oder SATA-B+ / SATA-B- | PCIe lane 0-Empfangspaar oder SATA-Host-Empfangspaar |
| 45 | GND | Boden |
| 47 / 49 | PET/PETp0 oder SATA-A− / SATA-A+ | PCIe Lane 0 Sendepaar oder SATA Host Sendepaar |
| 51 | GND | Boden |
| 53 / 55 | REFCLK/REFCLKp | PCIe Differenzial-Referenztakt |
| 57 | GND | Boden |
| 59–66 | — | Mechanische Taste M Kerbe; keine Kontakte |
| 67 | Reserviert / keine Verbindung | Nicht verbunden lassen, es sei denn, die anwendbare Spezifikation definiert es |
| 69 | PEDET | Host-Schnittstellenerkennung: durch ein SATA-Modul geerdet und durch ein PCIe-Modul offen gelassen |
| 71 / 75 | GND | Boden |
| 73 | GND oder VIO_CFG | Masse in der herkömmlichen Zuordnung; optionale I/O-Spannungskonfiguration in unterstützten Revisionen |
Unterseite
| Stift | Signal | Funktion |
|---|---|---|
| 2 / 4 | 3.3 V | Hauptmodulversorgung |
| 6 | PWRDIS oder kein Anschluss | Optionale Stromabschaltung; Verfügbarkeit hängt von der Überarbeitung der Spezifikation ab |
| 8 | PLN# oder kein Anschluss | Optionales Plattformbenachrichtigungssignal |
| 10 | DAS/DSS#/LED 1# | Geräteaktivität, gestaffelte Spin-up-Deaktivierung oder Aktivitäts-LED-Funktion |
| 12 / 14 / 16 / 18 | 3.3 V | Hauptmodulversorgung |
| 20 | Reserviert / keine Verbindung | Nicht verbunden lassen, sofern nicht in der jeweiligen Spezifikation festgelegt |
| 22 | VIO 1.8 V oder kein Anschluss | Optionale Bereitstellung von Management-I/O |
| 24 / 26 / 28 | Reserviert / keine Verbindung | Nicht verbunden lassen, sofern nicht in der jeweiligen Spezifikation festgelegt |
| 30 | PLA S3# oder kein Anschluss | Optionales Ruhezustandssignal der Plattform |
| 32 | Reserviert / keine Verbindung | Kann mit optionalen Schnittstellen in neueren Spezifikationen zugewiesen werden |
| 34 / 36 | USB D+ / USB D− oder kein Anschluss | Optionales USB 2.0-Datenpaar in unterstützten Implementierungen |
| 38 | DEVSLP | SATA Device-Sleep Control; kann eine andere Zuweisung mit einer optionalen Schnittstelle haben |
| 40 | SMB_CLK | SMBus Uhr |
| 42 | SMB_DATA | SMBus-Daten |
| 44 | ALERT# | Alarmierung des Managementbusses |
| 46 / 48 | Reserviert / keine Verbindung | Nicht verbunden lassen, sofern nicht in der jeweiligen Spezifikation festgelegt |
| 50 | PERST# | PCIe Grundrücksetzung |
| 52 | CLKREQ# | PCIe-Bezugsuhranforderung |
| 54 | PEWAKE# | PCI-Wake-Antrag |
| 56 / 58 | Reserviert / keine Verbindung | Nicht verbunden lassen, sofern nicht in der jeweiligen Spezifikation festgelegt |
| 59–66 | — | Mechanische Taste M Kerbe; keine Kontakte |
| 68 | SUSCLK | Fakultative Halteuhr |
| 70 / 72 / 74 | 3.3 V | Hauptmodulversorgung |
Signalgruppen
| Gruppe | Stifte | Anmerkungen |
|---|---|---|
| Leistung und Boden | 2, 4, 12, 14, 16, 18, 70, 72, 74 und alle GND-Stifte | 3,3 V Hauptversorgung und Bodenrückführung |
| PCIe Spur 0/SATA | 41, 43, 47, 49 | Gemeinsame Differentialpaare; der Host wählt PCIe- oder SATA-Operation |
| PCIe-Spuren 1–3 | 5, 7, 11, 13, 17, 19, 23, 25, 29, 31, 35, 37 | Drei zusätzliche PCIe-Spuren für einen x4-Link |
| PCIe Uhr und Steuerung | 50, 52–55 | Reset, Clock Request, Wake und 100 MHz Referenztakt |
| Managementbus | 40, 42, 44 | SMBus Uhr, Daten und Alarm |
| Speicher-/Plattformsteuerung | 6, 8, 10, 30, 38, 68, 69 | Optionale Strom-, Benachrichtigungs-, Aktivitäts-, Ruhe- und Schnittstellenerkennungssignale |
PCIe lane 0 und SATA sind Wechselfunktionen auf die gleichen Kontakte. Sie können nicht gleichzeitig von einem Modul verwendet werden.
Elektrische Spezifikationen
| Schnittstelle | Designwert/Anforderung |
|---|---|
| Hauptstrom | Nominal 3.3 V bei allen spezifizierten Versorgungskontakten |
| PCIe Paare | 85 Ω Differenzial Nennwert; Platzierung von Wechselstromkopplungskondensatoren auf jedem Sender gemäß PCIe |
| PCIe Referenzuhr | 100 MHz Differenzuhr bei Verwendung der Common-Clock-Architektur |
| SATA-Paare | Differenzial von 100 Ω nominal |
| Verwaltung und Kontrolle I/ O | Logikebene hängt von der Signal- und Spezifikationsrevision ab; Überprüfen Sie 1,8 V / 3,3 V-Kompatibilität |
| Aktiv-Low-Signale | Namen endend mit # Behauptet niedrig |
| Reservierte / optionale Pins | Verbinden Sie sich nicht ohne Bestätigung der aktuellen M.2-Spezifikation und beider Gerätedatenblätter |
Halten Sie jedes Hochgeschwindigkeitspaar kurz, impedanzgesteuert und leiten Sie es über eine kontinuierliche Bezugsebene. Passen Sie die beiden Spuren in jedem Paar an und vermeiden Sie Vias, Stubs, Planlücken und unnötige Schichtwechsel.
Ausrichtung des Steckverbinders
- Die Diagramme zeigen die Modulkontaktkante nicht die Sockel-Lötpads.
- Die Oberseite/Komponentenseite trägt ungeradzahlige Stifte; die Unterseite trägt geradzahlige Stifte.
- Der Stift 1 befindet sich an dem dem Stift 75 gegenüberliegenden Ende. Die Taste M Kerbe ersetzt Positionen 59-66, in der Nähe von Pin 75.
- Ein Sockel-Fußabdruck kann im Vergleich zum Modul gespiegelt erscheinen. Folgen Sie dem vom Steckverbinderhersteller empfohlenen PCB-Fußabdruck.
Gemeinsame Verdrahtungskonfigurationen
PCIe x4 NVMe SSD
- Routenspuren 0 bis 3, REFCLK, PERST#, CLKREQ# und PEWAKE#, wie von der Plattform verlangt.
- Verbinden Sie alle angegebenen 3,3 V und Erdungskontakt; Größe der Stromschiene für die Spitzenstrom- und Wärmegrenzen des Antriebs.
- Überprüfen Sie die vom Host unterstützte PCIe-Generierung, die Bifurkationsregeln und die Boot-Unterstützung.
PCIe x2 oder B+M-keyed SSD
- Routen Sie nur die Spurgruppen, die sowohl vom Host als auch vom Modul implementiert wurden.
- Eine B + M-Tastenkarte kann eine Key M-Steckdose passen, aber mechanische Passung fügt nicht die fehlenden Spuren hinzu oder garantiert NVMe-Unterstützung.
SATA M.2 SSD
- Verwenden Sie die SATA-Alternativfunktionen für Pins 41, 43, 47 und 49.
- Implementieren Sie PEDET und DEVSLP, wie vom Host und Laufwerk verlangt.
- Bestätigen Sie, dass der Socket SATA unterstützt; viele moderne Key M Sockets sind nur PCIe.
Häufige Fehler
- Angenommen, jeder Key M-Socket unterstützt sowohl NVMe/PCIe als auch SATA.
- Angenommen, die M.2-Kartenabmessungen wie 2230, 2242, 2260 oder 2280 beschreiben die elektrische Schnittstelle.
- Routing aller vier PCIe-Spuren, wenn der Host oder das Modul nur x1 oder x2 unterstützt.
- Vertauschen von PET und PER, da die Signalnamen aus der Modulperspektive statt aus der Host-Perspektive gelesen werden.
- Spiegelung des Footprints oder Verwechslung der ober- und unterseitigen Kontaktnummern.
- Verwendung einer generischen Logikspannung für jedes Management- und Steuersignal.
- Verbinden von reservierten Pins basierend auf einer älteren oder nicht verwandten M.2-Implementierung.
- Ignorieren von SSD-Spitzenstrom, Luftstrom oder thermischer Drosselung.
Verwandte Steckverbinder
| Stecker | Typische Verwendung | Vereinbarkeitserklärung |
|---|---|---|
| M.2 Schlüssel B / B+M | SATA, WWAN, PCIe x1/x2 | Ein B+M-Speichermodul passt möglicherweise in einen Key-M-Sockel, bleibt jedoch durch seine eigenen Kontakte und Schnittstellen begrenzt |
| M.2 Schlüssel A/A+E | Drahtlose Verbindung | Unterschiedliche Notch- und Pin-Zuordnung; nicht austauschbar mit Key M |
| U.2 / U.3 | Speicher von Unternehmen NVMe | Unterschiedliche Steckverbinder- und Stromversorgungsanordnung; ein entsprechender Adapter ist erforderlich |
| SATA Steckverbinder | 2,5 Zoll SATA Speicher | Gleiches SATA-Protokoll, wenn unterstützt, aber unterschiedlicher Strom und physischer Anschluss |
Alle PCIe M2 Pinout Seiten
Kompatibilitätsleitfaden · Schlüssel A · Schlüssel A+E · Schlüssel B · Schlüssel B+A · Schlüssel B+E · Schlüssel B+M · Schlüssel E · Schlüssel M
Amtliche Spezifikationen
- PCI Express M.2 Spezifikationsübersicht — PCI-SIG
- PCI Express Spezifikationen — PCI-SIG
- NVM Express Spezifikationen — NVM Express
- Serielle ATA-Spezifikationen — SATA- IO
FAQ
Verwendet jede Key M SSD NVMe?
Nein. Key M kann PCIe/NVMe oder SATA tragen. Sowohl der Sockel als auch das Modul müssen die gleiche Schnittstelle unterstützen.
Kann eine B+M-keyed SSD in einem Key M Socket installiert werden?
Es kann normalerweise mechanisch passen. Der Betrieb hängt immer noch von einer gemeinsamen Schnittstelle ab, und ein B + M-PCIe-Modul setzt normalerweise nicht mehr als zwei PCIe-Spuren frei.
Bietet Key M immer PCIe x4?
Nein. Der Pinout macht vier Spuren möglich, aber ein Host kann weniger verdrahten und ein Modul kann weniger verwenden.
Sind PCIe-Generation und NVMe-Version vom Schlüssel abhängig?
Nein. Der Schlüssel identifiziert nicht die PCIe-Generation oder NVMe-Revision. Überprüfen Sie die Host- und Laufwerkspezifikationen.
Ist der Stecker hot-pluggable?
Gehen Sie nicht davon aus, dass es so ist. Schalten Sie die Plattform herunter, bevor Sie ein Modul einfügen oder entfernen, es sei denn, die Gerätedokumentation unterstützt ausdrücklich das Heißstecken.