PCIe M.2 – Anschlussbelegung Schlüssel E
M.2 Key E ist ein 75-poliger Socket-1-Steckverbinder, vor allem für Funkmodule. Je nach Host und Modul können PCIe, USB 2.0, SDIO, UART, PCM/I²S, I²C und Funksignale bereitstehen.
Kompatibilitätswarnung: Key E beschreibt die Steckerform und Pin Map, nicht die Schnittstellen, die tatsächlich vom Host verdrahtet werden. CNVi/CNVio-Module können den gleichen mechanischen Schlüssel verwenden, erfordern jedoch eine kompatible Intel-Plattform. Überprüfen Sie immer sowohl die Host- als auch die Moduldokumentation.
Steckverbinderübersicht
| Eigenschaft | Wert |
|---|---|
| Steckverbinderfamilie | PCI Express M.2/NGFF, Socket 1 |
| Schlüsselkerbe | Schlüssel E, Positionen 24 bis 31 |
| Kontakte | 75 Positionen; 67 elektrische Kontakte mit der Key E Kerbe |
| Hauptverwendung | Wi-Fi, Bluetooth, GNSS, NFC und andere drahtlose Verbindungsmodule |
| Mögliche Host-Schnittstellen | 2 unabhängige PCIe x1-Verbindungen, USB 2.0, SDIO, UART, PCM/I2S, I2C |
| Hauptversorgung | 3.3 V |
Key E ist nicht der normale Anschluss für eine M.2 NVMe SSD. Speichergeräte allgemein verwenden Schlüssel M oder Schlüssel B+M Einige drahtlose Module haben eine A+E Kantenschlüssel und können beide Sockel passen, aber der elektrische Betrieb hängt immer noch von den vom Host verdrahteten Schnittstellen ab.
Pinout-Diagramm
Oberseite — ungerade Stifte
Unterseite — sogar Stifte
Pin-Zuweisungstabelle
Signalnamen verwenden die Host/Plattform Perspektive: PET vom Host zum Modul übertragen wird, während PER vom Host vom Modul empfangen wird. PCIe Link 1 und mehrere Seitenbandfunktionen sind optional.
Farbschlüssel: Leistung · Boden · USB · PCI · SDIO / Digital Audio · I²C · Funk-/Plattformsteuerung
Oberseite
| Stift | Signal | Funktion |
|---|---|---|
| 1 | GND | Boden |
| 3 / 5 | USB D+ / USB D− | USB 2.0 Datenpaar, oft von Bluetooth verwendet |
| 7 | GND | Boden |
| 9 | SDIO_CLK / SYSCLK | SDIO-Uhr oder GNSS-System |
| 11 | SDIO_CMD | SDIO-Kommando |
| 13 / 15 / 17 / 19 | SDIO_DATA0 / DATA1 / DATA2 / DATA3 | 4-Bit-SDIO-Datenbus |
| 21 | SDIO WAKE# | SDIO Wake Request |
| 23 | SDIO RESET# / TX BLANKING | SDIO-Reset oder GNSS-Transmit-Mischung |
| 24–31 | — | Mechanischer Schlüssel E Kerbe; keine Kontakte |
| 33 | GND | Boden |
| 35 / 37 | PETp0 / PETn0 | PCIe-Verbindung 0, Host-Sendepaar |
| 39 | GND | Boden |
| 41 / 43 | PERp0 / PERn0 | PCIe Link 0, Host-Empfangspaar |
| 45 | GND | Boden |
| 47 / 49 | REFCLKp0/REFCLKn0 | PCIe link 0 Differentialreferenztakt |
| 51 | GND | Boden |
| 53 | CLKREQ0# | PCIe Link 0 Uhr Anforderung |
| 55 | PEWAKE0# | PCI-Link 0 Wake Request |
| 57 | GND | Boden |
| 59 / 61 | PETp1 / PETn1 | Optionale PCIe-Verbindung 1, Host-Sendepaar |
| 63 | GND | Boden |
| 65 / 67 | PERp1 / PERn1 | Optionale PCIe-Verbindung 1, Host-Empfangspaar |
| 69 | GND | Boden |
| 71 / 73 | REFCLKp1 / REFCLKn1 | Optionaler PCIe-Link-1-Differential-Referenztakt |
| 75 | GND | Boden |
Unterseite
| Stift | Signal | Funktion |
|---|---|---|
| 2 / 4 | 3.3 V | Hauptmodulversorgung |
| 6 | LED 1# | LED-Steuerung mit offenem Ablauf |
| 8 | PCM_CLK / I2S_SCK | PCM- oder I2S-Serienuhr |
| 10 | PCM_SYNC / I2S_WS | PCM Frame Sync oder I2S Word Select |
| 12 | PCM_IN / I2S_SD_IN | Serielle PCM- oder I2S-Dateneingabe |
| 14 | PCM_OUT / I2S_SD_OUT | Serielle PCM- oder I2S-Datenausgabe |
| 16 | LED 2# | LED-Steuerung mit offenem Ablauf |
| 18 | GND oder VIO_CFG | Masse in der herkömmlichen Zuweisung; optionale Angabe der I/O-Spannungskapazität |
| 20 | UART WAKE# | UART-Wachmeldung |
| 22 | UART_RXD | UART erhält Daten |
| 24–31 | — | Mechanischer Schlüssel E Kerbe; keine Kontakte |
| 32 | UART_TXD | UART übertragen Daten |
| 34 | UART_CTS | UART Clear-to-Send-Eingabe |
| 36 | UART_RTS | UART Request-to-Send-Ausgabe |
| 38 / 40 / 42 | Vendor-defined | Nur verwenden, wenn von beiden Geräten dokumentiert |
| 44 | COEX3 | Drahtlose Koexistenzregelung |
| 46 | COEX_RXD | Wireless Koexistenz erhalten |
| 48 | COEX_TXD | drahtlose Koexistenzübertragung |
| 50 | SUSCLK | Optional 32 kHz Suspend Clock |
| 52 | PERST0# | PCIe Link 0 zurückgesetzt |
| 54 | W DISABLE2# / BT DISABLE# | Funkfunktion 2 oder Bluetooth deaktivieren |
| 56 | W DISABLE1# / WI-FI DISABLE# | Funkfunktion 1 oder Wi-Fi deaktivieren |
| 58 | I2C_DATA | I2C-Daten |
| 60 | I2C_CLK | I2C-Uhr |
| 62 | ALERT# | I2C/Plattformalarm |
| 64 | VIO 1.8 V oder reserviert | Optionale 1,8 V I/O-Versorgung durch die Erweiterung Socket 1 |
| 66 | UIM SWP / PERST1# | UIM-Single-Wire-Protokoll oder optionales PCIe-Link-1-Reset |
| 68 | UIM POWER SNK / CLKREQ1# | UIM-Leistungssenke oder optionale PCI-Verbindung 1 Uhr |
| 70 | UIM POWER SRC / GPIO 1 / PEWAKE1# | UIM-Stromquelle, GPIO oder optionale PCIe-Link-1-Weckanforderung |
| 72 / 74 | 3.3 V | Hauptmodulversorgung |
Signalgruppen
| Gruppe | Stifte | Anmerkungen |
|---|---|---|
| Leistung und Boden | 2, 4, 64, 72, 74 und alle GND-Stifte | 3,3 V Hauptversorgung, optional 1,8 V I/O-Versorgung und Erdrückführung |
| USB 2.0 | 3, 5 | Eine bidirektionale USB 2.0-Verbindung, die oft von Bluetooth verwendet wird |
| SDIO | 9, 11, 13, 15, 17, 19, 21, 23 | Vier-Bit-SDIO-Bus mit Uhr, Befehl, Reset und Wake |
| PCM / I2S Audio | 8, 10, 12, 14 | Digitale Audiouhr, Framing, Input und Output |
| PCIe-Verbindung 0 | 35, 37, 41, 43, 47, 49, 52, 53, 55 | PCIe x1 Link mit Referenzuhr, Reset, Clock Request und Wake |
| PCIe Link 1 | 59, 61, 65–73 | Optionale zweite PCIe x1-Verbindung; einige Steuerpins werden mit UIM / GPIO-Funktionen geteilt |
| UART | 20, 22, 32, 34, 36 | UART-Daten, Hardware-Flow-Control und Wake |
| I²C | 58, 60, 62 | 1.8 V Management Bus und Alarm |
| Funksteuerung | 6, 16, 44, 46, 48, 50, 54, 56 | LEDs, Deaktivierung der Steuerung, Suspend Clock und Koexistenz |
Die beiden PCIe-Gruppen werden normalerweise wie folgt behandelt: Unabhängige x1-Links Gehen Sie nicht davon aus, dass der Host sie zu einem x2-Link kombiniert oder dass Link 1 verdrahtet ist.
Elektrische Spezifikationen
| Schnittstelle | Designwert/Anforderung |
|---|---|
| Hauptstrom | Nominal 3.3 V auf Stiften 2, 4, 72 und 74 |
| Optionale E/A-Versorgung | 1.8 V VIO auf Pin 64 bei Unterstützung; Verwenden von VIO CFG zur Überprüfung der Modulfähigkeit |
| PCIe Paare | 85 Ω Differenzial Nennwert; Platzierung von Wechselstromkopplungskondensatoren auf jedem Sender gemäß PCIe |
| PCIe Referenzuhr | 100 MHz Differenzuhr bei Verwendung der Common-Clock-Architektur |
| USB 2.0 Paar | 90 Ω Differenzial nominal |
| SDIO, UART, I2C und Audio I/ O | Häufig 1.8 V; Überprüfen Sie die genaue Signalspannung für den Host und das Modul |
| Aktiv-Low-Signale | Namen endend mit # Behauptet niedrig |
| Verkäufer / alternative Pins | Verbinden Sie sich nicht ohne Bestätigung der aktuellen M.2-Spezifikation und beider Gerätedatenblätter |
Halten Sie jedes Hochgeschwindigkeitspaar kurz, impedanzgesteuert und leiten Sie es über eine kontinuierliche Bezugsebene. Passen Sie die beiden Spuren innerhalb jedes Paares an und vermeiden Sie Vias, Stubs, Planlücken, Schaltknoten und unnötige Schichtwechsel.
Ausrichtung des Steckverbinders
- Die Diagramme zeigen die Modulkontaktkante nicht die Sockel-Lötpads.
- Die Oberseite/Komponentenseite trägt ungeradzahlige Stifte; die Unterseite trägt geradzahlige Stifte.
- Der Stift 1 befindet sich an dem dem Stift 75 gegenüberliegenden Ende. Die Key E Kerbe ersetzt die Positionen 24-31.
- Ein Sockel-Fußabdruck kann im Vergleich zum Modul gespiegelt erscheinen. Folgen Sie dem vom Steckverbinderhersteller empfohlenen PCB-Fußabdruck.
Gemeinsame Verdrahtungskonfigurationen
Wi-Fi plus Bluetooth Modul
- Verwenden Sie PCIe Link 0 für Wi-Fi und USB 2.0 auf den Pins 3 und 5 für Bluetooth, wenn vom Modul angegeben.
- Verbinden Sie 3.3 V, jeden erforderlichen Boden, PERST0#, CLKREQ0# und PEWAKE0#.
- Route W DISABLE#, LED#, Koexistenz und Antennensteuersignale nur, wenn das Produkt dies verlangt.
SDIO Funkmodul
- Routen Sie die SDIO-Uhr, den Befehl, vier Datenleitungen, Reset und Wake-Signale.
- Bestätigen Sie die 1,8-V-Signalisierungsdomäne und die zulässige SDIO-Taktrate in beiden Datenblättern.
UART- oder Audio-fähiges Modul
- Route UART oder PCM/I2S nur, wenn das Modul diese Funktionen dokumentiert.
- Überprüfen Sie die Signalrichtung, den Spannungsbereich, den Uhrenbesitz und ob Klimmzüge erforderlich sind.
Dual-PCIe-Modul
- Behandeln Sie Link 0 und Link 1 als zwei unabhängige x1-Verbindungen.
- Behalten Sie die Datenpaare, die Uhr, das Zurücksetzen, die Uhranforderung und die Wake-Signale jedes Links mit der übereinstimmenden Linknummer.
Häufige Fehler
- Angenommen, jedes physisch passende Key E- oder A+E-Modul ist elektrisch kompatibel.
- Behandlung eines Intel CNVi / CNVio-Moduls als Standard-PCIe / USB-Funkmodul.
- Stecken einer Key M oder B + M SSD in einen Key E-Konnektivitätssockel.
- Behandlung der beiden PCIe x1-Links als garantierter x2-Link.
- Vertauschen von PET und PER, da die Signalnamen aus der Modulperspektive statt aus der Host-Perspektive gelesen werden.
- Spiegelung des Footprints oder Verwechslung von Ober- und Unterseitenkontaktnummern.
- Fahren von 1,8 V SDIO, UART, I2C oder Steuersignalen mit 3,3 V ohne Überprüfung der Toleranz.
- Verbinden von Vendor-Defined- oder Alternative-Funktions-Pins ohne Überprüfung der jeweiligen Spezifikationsrevision.
Verwandte Steckverbinder
| Stecker | Typische Verwendung | Vereinbarkeitserklärung |
|---|---|---|
| M.2 Schlüssel A/A+E | Drahtlose Verbindung | Ein A + E-Modul kann beide Sockel passen, aber nur gemeinsam genutzte, kabelgebundene Schnittstellen funktionieren |
| M.2 Schlüssel B | WWAN, SATA, PCIe x2 | Unterschiedliche Notch- und Pin-Zuordnung; nicht direkt austauschbar |
| M.2 Schlüssel M | NVMe SSD, PCIe x4 | Speicherorientierter Stecker; nicht kompatibel mit Key E |
| Mini PCI Express | Ältere drahtlose Karten | Unterschiedlicher 52-Pin-Stecker und Pinout; ein aktiver Adapter kann erforderlich sein |
Alle PCIe M2 Pinout Seiten
Kompatibilitätsleitfaden · Schlüssel A · Schlüssel A+E · Schlüssel B · Schlüssel B+A · Schlüssel B+E · Schlüssel B+M · Schlüssel E · Schlüssel M
Amtliche Spezifikationen
- PCI Express M.2 Spezifikationsübersicht — PCI-SIG
- M.2 Erweiterungen von Socket 1 — PCI-SIG
- PCI Express Spezifikationen — PCI-SIG
- USB-Spezifikationen und -Dokumente — USB-IF
- I2C-Busspezifikation und Benutzerhandbuch — NXP
FAQ
Kann ein Key A Modul in einem Key E Sockel installiert werden?
Nur ein Modul mit einem kompatiblen A+E Kantenschlüssel Beides kann physisch passen. Der elektrische Betrieb hängt immer noch von den Schnittstellen ab, die vom Host verdrahtet und vom Modul verwendet werden.
Kann ein Key E Socket eine NVMe SSD akzeptieren?
Normalerweise nein. NVMe-SSDs verwenden in der Regel Key M oder B+M und benötigen einen speicherorientierten Sockel.
Sind beide PCIe-Links immer verfügbar?
Nein. Der Pinout bietet zwei unabhängige PCIe-Linkgruppen, aber ein Host kann eine, beide oder keine verdrahten.
Funktioniert ein Intel CNVi/CNVio Modul in jedem Key E Sockel?
Nein. CNVi/CNVio verwendet plattformspezifische Konnektivität und erfordert eine kompatible Host-Chipsatz- und Socket-Implementierung.
Ist der Stecker hot-pluggable?
Gehen Sie nicht davon aus, dass es so ist. Schalten Sie die Plattform herunter, bevor Sie ein Modul einfügen oder entfernen, es sei denn, die Gerätedokumentation unterstützt ausdrücklich das Heißstecken.