ElectroDesignForgeElectroDesignForge

PCIe M.2 – Anschlussbelegung Schlüssel E

M.2 Key E ist ein 75-poliger Socket-1-Steckverbinder, vor allem für Funkmodule. Je nach Host und Modul können PCIe, USB 2.0, SDIO, UART, PCM/I²S, I²C und Funksignale bereitstehen.

Kompatibilitätswarnung: Key E beschreibt die Steckerform und Pin Map, nicht die Schnittstellen, die tatsächlich vom Host verdrahtet werden. CNVi/CNVio-Module können den gleichen mechanischen Schlüssel verwenden, erfordern jedoch eine kompatible Intel-Plattform. Überprüfen Sie immer sowohl die Host- als auch die Moduldokumentation.


Steckverbinderübersicht

EigenschaftWert
SteckverbinderfamiliePCI Express M.2/NGFF, Socket 1
SchlüsselkerbeSchlüssel E, Positionen 24 bis 31
Kontakte75 Positionen; 67 elektrische Kontakte mit der Key E Kerbe
HauptverwendungWi-Fi, Bluetooth, GNSS, NFC und andere drahtlose Verbindungsmodule
Mögliche Host-Schnittstellen2 unabhängige PCIe x1-Verbindungen, USB 2.0, SDIO, UART, PCM/I2S, I2C
Hauptversorgung3.3 V

Key E ist nicht der normale Anschluss für eine M.2 NVMe SSD. Speichergeräte allgemein verwenden Schlüssel M oder Schlüssel B+M Einige drahtlose Module haben eine A+E Kantenschlüssel und können beide Sockel passen, aber der elektrische Betrieb hängt immer noch von den vom Host verdrahteten Schnittstellen ab.


Pinout-Diagramm

Oberseite — ungerade Stifte

Oberseitige Kontaktnummerierung einer PCIe M.2 Key E Karte

Unterseite — sogar Stifte

Kontaktnummerierung der Unterseite einer PCIe M.2 Key E Karte

Pin-Zuweisungstabelle

Signalnamen verwenden die Host/Plattform Perspektive: PET vom Host zum Modul übertragen wird, während PER vom Host vom Modul empfangen wird. PCIe Link 1 und mehrere Seitenbandfunktionen sind optional.

Farbschlüssel: Leistung · Boden · USB · PCI · SDIO / Digital Audio · I²C · Funk-/Plattformsteuerung

Oberseite

StiftSignalFunktion
1GNDBoden
3 / 5USB D+ / USB D−USB 2.0 Datenpaar, oft von Bluetooth verwendet
7GNDBoden
9SDIO_CLK / SYSCLKSDIO-Uhr oder GNSS-System
11SDIO_CMDSDIO-Kommando
13 / 15 / 17 / 19SDIO_DATA0 / DATA1 / DATA2 / DATA34-Bit-SDIO-Datenbus
21SDIO WAKE#SDIO Wake Request
23SDIO RESET# / TX BLANKINGSDIO-Reset oder GNSS-Transmit-Mischung
24–31—Mechanischer Schlüssel E Kerbe; keine Kontakte
33GNDBoden
35 / 37PETp0 / PETn0PCIe-Verbindung 0, Host-Sendepaar
39GNDBoden
41 / 43PERp0 / PERn0PCIe Link 0, Host-Empfangspaar
45GNDBoden
47 / 49REFCLKp0/REFCLKn0PCIe link 0 Differentialreferenztakt
51GNDBoden
53CLKREQ0#PCIe Link 0 Uhr Anforderung
55PEWAKE0#PCI-Link 0 Wake Request
57GNDBoden
59 / 61PETp1 / PETn1Optionale PCIe-Verbindung 1, Host-Sendepaar
63GNDBoden
65 / 67PERp1 / PERn1Optionale PCIe-Verbindung 1, Host-Empfangspaar
69GNDBoden
71 / 73REFCLKp1 / REFCLKn1Optionaler PCIe-Link-1-Differential-Referenztakt
75GNDBoden

Unterseite

StiftSignalFunktion
2 / 43.3 VHauptmodulversorgung
6LED 1#LED-Steuerung mit offenem Ablauf
8PCM_CLK / I2S_SCKPCM- oder I2S-Serienuhr
10PCM_SYNC / I2S_WSPCM Frame Sync oder I2S Word Select
12PCM_IN / I2S_SD_INSerielle PCM- oder I2S-Dateneingabe
14PCM_OUT / I2S_SD_OUTSerielle PCM- oder I2S-Datenausgabe
16LED 2#LED-Steuerung mit offenem Ablauf
18GND oder VIO_CFGMasse in der herkömmlichen Zuweisung; optionale Angabe der I/O-Spannungskapazität
20UART WAKE#UART-Wachmeldung
22UART_RXDUART erhält Daten
24–31—Mechanischer Schlüssel E Kerbe; keine Kontakte
32UART_TXDUART übertragen Daten
34UART_CTSUART Clear-to-Send-Eingabe
36UART_RTSUART Request-to-Send-Ausgabe
38 / 40 / 42Vendor-definedNur verwenden, wenn von beiden Geräten dokumentiert
44COEX3Drahtlose Koexistenzregelung
46COEX_RXDWireless Koexistenz erhalten
48COEX_TXDdrahtlose Koexistenzübertragung
50SUSCLKOptional 32 kHz Suspend Clock
52PERST0#PCIe Link 0 zurückgesetzt
54W DISABLE2# / BT DISABLE#Funkfunktion 2 oder Bluetooth deaktivieren
56W DISABLE1# / WI-FI DISABLE#Funkfunktion 1 oder Wi-Fi deaktivieren
58I2C_DATAI2C-Daten
60I2C_CLKI2C-Uhr
62ALERT#I2C/Plattformalarm
64VIO 1.8 V oder reserviertOptionale 1,8 V I/O-Versorgung durch die Erweiterung Socket 1
66UIM SWP / PERST1#UIM-Single-Wire-Protokoll oder optionales PCIe-Link-1-Reset
68UIM POWER SNK / CLKREQ1#UIM-Leistungssenke oder optionale PCI-Verbindung 1 Uhr
70UIM POWER SRC / GPIO 1 / PEWAKE1#UIM-Stromquelle, GPIO oder optionale PCIe-Link-1-Weckanforderung
72 / 743.3 VHauptmodulversorgung

Signalgruppen

GruppeStifteAnmerkungen
Leistung und Boden2, 4, 64, 72, 74 und alle GND-Stifte3,3 V Hauptversorgung, optional 1,8 V I/O-Versorgung und Erdrückführung
USB 2.03, 5Eine bidirektionale USB 2.0-Verbindung, die oft von Bluetooth verwendet wird
SDIO9, 11, 13, 15, 17, 19, 21, 23Vier-Bit-SDIO-Bus mit Uhr, Befehl, Reset und Wake
PCM / I2S Audio8, 10, 12, 14Digitale Audiouhr, Framing, Input und Output
PCIe-Verbindung 035, 37, 41, 43, 47, 49, 52, 53, 55PCIe x1 Link mit Referenzuhr, Reset, Clock Request und Wake
PCIe Link 159, 61, 65–73Optionale zweite PCIe x1-Verbindung; einige Steuerpins werden mit UIM / GPIO-Funktionen geteilt
UART20, 22, 32, 34, 36UART-Daten, Hardware-Flow-Control und Wake
I²C58, 60, 621.8 V Management Bus und Alarm
Funksteuerung6, 16, 44, 46, 48, 50, 54, 56LEDs, Deaktivierung der Steuerung, Suspend Clock und Koexistenz

Die beiden PCIe-Gruppen werden normalerweise wie folgt behandelt: Unabhängige x1-Links Gehen Sie nicht davon aus, dass der Host sie zu einem x2-Link kombiniert oder dass Link 1 verdrahtet ist.


Elektrische Spezifikationen

SchnittstelleDesignwert/Anforderung
HauptstromNominal 3.3 V auf Stiften 2, 4, 72 und 74
Optionale E/A-Versorgung1.8 V VIO auf Pin 64 bei Unterstützung; Verwenden von VIO CFG zur Überprüfung der Modulfähigkeit
PCIe Paare85 Ω Differenzial Nennwert; Platzierung von Wechselstromkopplungskondensatoren auf jedem Sender gemäß PCIe
PCIe Referenzuhr100 MHz Differenzuhr bei Verwendung der Common-Clock-Architektur
USB 2.0 Paar90 Ω Differenzial nominal
SDIO, UART, I2C und Audio I/ OHäufig 1.8 V; Überprüfen Sie die genaue Signalspannung für den Host und das Modul
Aktiv-Low-SignaleNamen endend mit # Behauptet niedrig
Verkäufer / alternative PinsVerbinden Sie sich nicht ohne Bestätigung der aktuellen M.2-Spezifikation und beider Gerätedatenblätter

Halten Sie jedes Hochgeschwindigkeitspaar kurz, impedanzgesteuert und leiten Sie es über eine kontinuierliche Bezugsebene. Passen Sie die beiden Spuren innerhalb jedes Paares an und vermeiden Sie Vias, Stubs, Planlücken, Schaltknoten und unnötige Schichtwechsel.


Ausrichtung des Steckverbinders

  • Die Diagramme zeigen die Modulkontaktkante nicht die Sockel-Lötpads.
  • Die Oberseite/Komponentenseite trägt ungeradzahlige Stifte; die Unterseite trägt geradzahlige Stifte.
  • Der Stift 1 befindet sich an dem dem Stift 75 gegenüberliegenden Ende. Die Key E Kerbe ersetzt die Positionen 24-31.
  • Ein Sockel-Fußabdruck kann im Vergleich zum Modul gespiegelt erscheinen. Folgen Sie dem vom Steckverbinderhersteller empfohlenen PCB-Fußabdruck.

Gemeinsame Verdrahtungskonfigurationen

Wi-Fi plus Bluetooth Modul

  • Verwenden Sie PCIe Link 0 für Wi-Fi und USB 2.0 auf den Pins 3 und 5 für Bluetooth, wenn vom Modul angegeben.
  • Verbinden Sie 3.3 V, jeden erforderlichen Boden, PERST0#, CLKREQ0# und PEWAKE0#.
  • Route W DISABLE#, LED#, Koexistenz und Antennensteuersignale nur, wenn das Produkt dies verlangt.

SDIO Funkmodul

  • Routen Sie die SDIO-Uhr, den Befehl, vier Datenleitungen, Reset und Wake-Signale.
  • Bestätigen Sie die 1,8-V-Signalisierungsdomäne und die zulässige SDIO-Taktrate in beiden Datenblättern.

UART- oder Audio-fähiges Modul

  • Route UART oder PCM/I2S nur, wenn das Modul diese Funktionen dokumentiert.
  • Überprüfen Sie die Signalrichtung, den Spannungsbereich, den Uhrenbesitz und ob Klimmzüge erforderlich sind.

Dual-PCIe-Modul

  • Behandeln Sie Link 0 und Link 1 als zwei unabhängige x1-Verbindungen.
  • Behalten Sie die Datenpaare, die Uhr, das Zurücksetzen, die Uhranforderung und die Wake-Signale jedes Links mit der übereinstimmenden Linknummer.

Häufige Fehler

  • Angenommen, jedes physisch passende Key E- oder A+E-Modul ist elektrisch kompatibel.
  • Behandlung eines Intel CNVi / CNVio-Moduls als Standard-PCIe / USB-Funkmodul.
  • Stecken einer Key M oder B + M SSD in einen Key E-Konnektivitätssockel.
  • Behandlung der beiden PCIe x1-Links als garantierter x2-Link.
  • Vertauschen von PET und PER, da die Signalnamen aus der Modulperspektive statt aus der Host-Perspektive gelesen werden.
  • Spiegelung des Footprints oder Verwechslung von Ober- und Unterseitenkontaktnummern.
  • Fahren von 1,8 V SDIO, UART, I2C oder Steuersignalen mit 3,3 V ohne Überprüfung der Toleranz.
  • Verbinden von Vendor-Defined- oder Alternative-Funktions-Pins ohne Überprüfung der jeweiligen Spezifikationsrevision.

Verwandte Steckverbinder

SteckerTypische VerwendungVereinbarkeitserklärung
M.2 Schlüssel A/A+EDrahtlose VerbindungEin A + E-Modul kann beide Sockel passen, aber nur gemeinsam genutzte, kabelgebundene Schnittstellen funktionieren
M.2 Schlüssel BWWAN, SATA, PCIe x2Unterschiedliche Notch- und Pin-Zuordnung; nicht direkt austauschbar
M.2 Schlüssel MNVMe SSD, PCIe x4Speicherorientierter Stecker; nicht kompatibel mit Key E
Mini PCI ExpressÄltere drahtlose KartenUnterschiedlicher 52-Pin-Stecker und Pinout; ein aktiver Adapter kann erforderlich sein

Alle PCIe M2 Pinout Seiten

Kompatibilitätsleitfaden · Schlüssel A · Schlüssel A+E · Schlüssel B · Schlüssel B+A · Schlüssel B+E · Schlüssel B+M · Schlüssel E · Schlüssel M


Amtliche Spezifikationen

Die aktuelle PCI-SIG-Spezifikation sowie die Connector-, Host- und Moduldatenblätter haben Vorrang vor dieser Zusammenfassung. Optionale und alternative Pin-Funktionen haben sich in den M.2-Revisionen weiterentwickelt.

FAQ

Kann ein Key A Modul in einem Key E Sockel installiert werden?

Nur ein Modul mit einem kompatiblen A+E Kantenschlüssel Beides kann physisch passen. Der elektrische Betrieb hängt immer noch von den Schnittstellen ab, die vom Host verdrahtet und vom Modul verwendet werden.

Kann ein Key E Socket eine NVMe SSD akzeptieren?

Normalerweise nein. NVMe-SSDs verwenden in der Regel Key M oder B+M und benötigen einen speicherorientierten Sockel.

Sind beide PCIe-Links immer verfügbar?

Nein. Der Pinout bietet zwei unabhängige PCIe-Linkgruppen, aber ein Host kann eine, beide oder keine verdrahten.

Funktioniert ein Intel CNVi/CNVio Modul in jedem Key E Sockel?

Nein. CNVi/CNVio verwendet plattformspezifische Konnektivität und erfordert eine kompatible Host-Chipsatz- und Socket-Implementierung.

Ist der Stecker hot-pluggable?

Gehen Sie nicht davon aus, dass es so ist. Schalten Sie die Plattform herunter, bevor Sie ein Modul einfügen oder entfernen, es sei denn, die Gerätedokumentation unterstützt ausdrücklich das Heißstecken.