PCB-Impedanzrechner
Analysieren Sie eine kontrollierte Impedanzspur und prüfen Sie, ob Fertigungstoleranzen im Zielfenster verbleiben.
Spurenparameter
Stapelquerschnitt
Quasi-statisches Modell
Berechnete Werte
Herstellungsassistent
Deterministischer Sweep aller 8 Toleranzecken, um die Produktionsausbreitung zu antizipieren.
Vorentwurfsschätzung. Lassen Sie die endgültige Breite vom Hersteller oder einem Feldlöser unter Verwendung der tatsächlichen Stapelung, des Ätzprofils, der Lotmaske und der Materialien bestätigen.
Leitfaden für Hochfrequenz-Leiterplatten
Umwandlung einer Zielimpedanz in eine herstellbare Spezifikation
Die kontrollierte Impedanz hängt vom gesamten Lagenaufbau ab, nicht nur von der Leiterbahnbreite. Geometrie, Dielektrikum, Kupfer, Ätzprofil und Fertigungstoleranzen müssen zusammen betrachtet werden.
Methode und Annahmen
Der Rechner wendet einseitige quasistatische Approximationen für Mikrostreifen, eingebettete Mikrostreifen, symmetrische/asymmetrische Streifenleitung, duale Streifenleitung und koplanare Wellenleiter an. Ein numerischer Solver schlägt die Breite vor, die dem Ziel entspricht, dann bewertet der Fertigungsassistent alle acht extremen Kombinationen von Breite, dielektrischer Höhe und εr.
Zu prüfende Eingaben
Tatsächliche dielektrische Höhe
Für Mikrostreifen ist H der Abstand von Leiterbahn zu Bezugsebene. Bei symmetrischer Streifenleitung nimmt das Werkzeug auf beiden Seiten die gleiche Höhe ein. Verwenden Sie die gepresste Dicke des Herstellers, nicht nur die nominale Prepreg-Dicke.
Frequenzgeeignete Permitivität
Die Dielektrizitätskonstante variiert je nach Harzgehalt, Frequenz und Messmethode. Bevorzugen Sie das Design Dk, das für das tatsächliche Material- und Zielfrequenzband bereitgestellt wird.
Doppelstreifenleitung: H1, C und H2
H1 trennt die obere Ebene vom ersten Signal, C trennt beide Signalschichten und H2 trennt das zweite Signal von der unteren Ebene. Das Werkzeug berechnet die einseitige Impedanz jeder Schicht separat und verwendet ihren Durchschnitt für die Breitensynthese.
Empfohlene Vorgehensweise
- 1Wählen Sie die Geometrie und geben Sie den vorgeschlagenen Lagenaufbau des Herstellers ein, einschließlich der fertigen Kupferdicke.
- 2Legen Sie die einseitige Zielimpedanz und die für die Schnittstelle erforderliche Toleranz fest.
- 3Geben Sie Ätz-, Höhen- und εr-Toleranzen ein und geben Sie dem Hersteller dann das Impedanzziel, anstatt eine Breite einzufrieren, wenn er eine Impedanzsteuerung bereitstellt.
Entscheidungsbeispiel
Eine nominale 50-Ω-Leiterbahn kann ein ±10%-Fenster hinterlassen, wenn das Dielektrikum 10% dicker und das Ätzen 25 μm schmaler ist. Die Toleranzhülle deckt dieses Risiko vor der Prüfung des Lagenaufbaus mit dem Hersteller auf.
Warum ein Feldlöser noch benötigt wird
Closed-Form-Gleichungen modellieren nicht genau Lötmaske, Kupferrauhigkeit, trapezförmiges Ätzen, Glasgewebe, nahe Ebenen, Vias oder Frequenzdispersion. Angezeigte Ecken sind ein deterministischer Umschlag, keine statistische Verteilung oder Ertragsgarantie.
Häufige Fragen
Sollte die berechnete Breite dem Hersteller auferlegt werden?
Nicht unbedingt. Für eine impedanzgesteuerte Ordnung, bieten Ziel, Toleranz und betroffenen Schichten. Der Hersteller passt oft Breite und Dielektrikum mit seinen tatsächlichen Materialien und Prozess.
Verändert die Lötmaske die Impedanz?
Ja, besonders bei schmalen Mikrostreifen: Ein Teil des Feldes kreuzt die Maske und die Impedanz nimmt im Allgemeinen ab. Maskendicke und Dk in die endgültige Validierung einbeziehen.
Weiterführende Quellen
- E. O. Hammerstad und Ø. Jensen, Accurate Models for Microstrip Computer-Aided Design, IEEE MTT-S, 1980.
- IPC-2141A, Design Guide for High-Speed Controlled Impedance Circuit Boards.
- IPC-6012 Qualifikations- und Leistungsanforderungen für starre Leiterplatten, ergänzt durch Hersteller-Coupons und Regeln.
Eigene Lerninhalte, zuletzt am 13. September 2026 auf technische Klarheit geprüft. Prüfen Sie vor Inbetriebnahme oder Fertigung stets Datenblätter, geltende Normen und Ihren Entwurf.