ElectroDesignForgeElectroDesignForge

PCIe M.2 – Anschlussbelegung Schlüssel A+E

Ein M.2-Modul mit Key A+E besitzt sowohl die A- als auch die E-Kerbe und passt mechanisch in kompatible Socket-1-Buchsen mit Key A oder E. Diese Anordnung wird vor allem für WLAN-, Bluetooth- und andere Funkmodule verwendet.

Kompatibilitätswarnung: A + E beschreibt die beiden mechanischen Kerben des Moduls, keine eindeutige Steckdose oder eine garantierte elektrische Schnittstelle. Modul und Host müssen die gleichen PCIe-, USB- und Sideband-Signale unterstützen. Intel CNVi / CNVio-Module erfordern eine kompatible Plattform, auch wenn sie mechanisch passen.


Steckverbinderübersicht

EigenschaftWert
SteckverbinderfamiliePCI Express M.2/NGFF Socke 1 Modulrand
SchlüsselkerbenSchlüssel A, Positionen 8 bis 15; Schlüssel E, Positionen 24 bis 31
Kontakte75 Positionen; 59 elektrische Kontakte mit beiden Kerben
Kompatible SteckdosenMechanisch kompatibel mit geeigneten Steckverbindern Socket 1 Key A und Key E
HauptverwendungWi-Fi, Bluetooth, GNSS, NFC und andere Verbindungsmodule
Gemeinsame SchnittstellenUSB 2.0, PCIe x1, optionale zweite PCIe x1-Verbindung, I2C und Funksteuersignale
Hauptversorgung3.3 V

Es gibt keine separate "A + E-Buchse" in der üblichen M.2-Steckerfamilie. Die Doppelkerben werden auf die Modul die mechanische Verträglichkeit zu erweitern. Sie kombinieren nicht jede Schnittstelle, die Key A und Key E separat zugeordnet ist.


Pinout-Diagramm

Oberseite — ungerade Stifte

Oberseitige Kontaktnummerierung einer PCIe M.2 Key A plus E Karte

Unterseite — sogar Stifte

Unterseitige Kontaktnummerierung einer PCIe M.2 Key A plus E Karte

Pin-Zuweisungstabelle

Signalnamen verwenden die Host/Plattform Perspektive: PET vom Host zum Modul übertragen wird, während PER vom Host vom Modul empfangen wird. Die Tabelle konzentriert sich auf das gemeinsame A + E-Konnektivitäts-Mapping; Kontakte, deren Key A- und Key E-Funktionen in Konflikt stehen, bleiben ungenutzt, es sei denn, ein Modul und ein Host definieren sie explizit.

Farbschlüssel: Leistung · Boden · USB · PCI · I²C · Funk-/Plattformsteuerung

Oberseite

StiftSignalFunktion
1GNDBoden
3 / 5USB D+ / USB D−USB 2.0 Datenpaar, oft von Bluetooth verwendet
7GNDBoden
8–15—Mechanischer Schlüssel Einkerbung; keine Kontakte
17 / 19 / 21 / 23Reserviert / keine VerbindungKey A und Key E weisen hier verschiedene Funktionen zu; Verwendung nur mit einem explizit dokumentierten Host und Modul
24–31—Mechanischer Schlüssel E Kerbe; keine Kontakte
33GNDBoden
35 / 37PETp0 / PETn0PCIe-Verbindung 0, Host-Sendepaar
39GNDBoden
41 / 43PERp0 / PERn0PCIe Link 0, Host-Empfangspaar
45GNDBoden
47 / 49REFCLKp0/REFCLKn0PCIe link 0 Differentialreferenztakt
51GNDBoden
53CLKREQ0#PCIe Link 0 Uhr Anforderung
55PEWAKE0#PCI-Link 0 Wake Request
57GNDBoden
59 / 61PETp1 / PETn1Optionale PCIe-Verbindung 1, Host-Sendepaar
63GNDBoden
65 / 67PERp1 / PERn1Optionale PCIe-Verbindung 1, Host-Empfangspaar
69GNDBoden
71 / 73REFCLKp1 / REFCLKn1Optionaler PCIe-Link-1-Differential-Referenztakt
75GNDBoden

Unterseite

StiftSignalFunktion
2 / 43.3 VHauptmodulversorgung
6LED 1#LED-Steuerung mit offenem Ablauf
8–15—Mechanischer Schlüssel Einkerbung; keine Kontakte
16LED 2#LED-Steuerung mit offenem Ablauf
18VIO_CFG oder Legacy GroundFakultative Angabe der I/O-Spannungskapazität des Moduls
20 / 22Reserviert / keine VerbindungKey A und Key E weisen hier unterschiedliche Funktionen zu; nur verwenden, wenn beide Geräte sie dokumentieren
24–31—Mechanischer Schlüssel E Kerbe; keine Kontakte
32 / 34 / 36Reserviert / keine VerbindungKey A und Key E weisen hier unterschiedliche Funktionen zu; nur verwenden, wenn beide Geräte sie dokumentieren
38 / 40 / 42Vendor-definedUnverbunden lassen, es sei denn, Host und Modul definieren eine gemeinsame Funktion
44COEX3Drahtlose Koexistenzregelung
46COEX_RXDWireless Koexistenz erhalten
48COEX_TXDdrahtlose Koexistenzübertragung
50SUSCLKOptional 32 kHz Suspend Clock
52PERST0#PCIe Link 0 zurückgesetzt
54W DISABLE2# / BT DISABLE#Funkfunktion 2 oder Bluetooth deaktivieren
56W DISABLE1# / WI-FI DISABLE#Funkfunktion 1 oder Wi-Fi deaktivieren
58I2C_DATAI2C-Daten
60I2C_CLKI2C-Uhr
62ALERT#I2C/Plattformalarm
64VIO 1.8 V oder reserviertOptionale 1,8 V I/O-Versorgung durch die Erweiterung Socket 1
66PERST1# oder alternative FunktionOptionales Zurücksetzen von PCIe Link 1
68CLKREQ1# oder alternative FunktionOptionale PCIe-Link 1-Clock-Anfrage
70PEWAKE1# oder alternative FunktionFakultative PCIe-Link-1-Wake-Anfrage
72 / 743.3 VHauptmodulversorgung

Signalgruppen

GruppeStifteAnmerkungen
Leistung und Boden2, 4, 64, 72, 74 und alle GND-Stifte3,3 V Hauptversorgung, optional 1,8 V I/O-Versorgung und Erdrückführung
USB 2.03, 5Eine bidirektionale USB 2.0-Verbindung, die oft von Bluetooth verwendet wird
PCIe-Verbindung 035, 37, 41, 43, 47, 49, 52, 53, 55PCIe x1 Link mit Referenzuhr, Reset, Clock Request und Wake
PCIe Link 159, 61, 65–73Optionale zweite PCIe x1-Verbindung; Steuerpins können alternative UIM/GPIO-Funktionen haben
I²C58, 60, 621.8 V Management Bus und Alarm
Funksteuerung6, 16, 44, 46, 48, 50, 54, 56LEDs, Deaktivierung der Steuerung, Suspend Clock und Koexistenz
Socket-spezifischer Bereich17–23, 32, 34, 36, 38, 40, 42Schlüssel-A- und Schlüssel-E-Zuordnungen unterscheiden sich; tragbare A + E-Module vermeiden diese Kontakte normalerweise

Die beiden PCIe-Gruppen werden normalerweise wie folgt behandelt: Unabhängige x1-Links Gehen Sie nicht davon aus, dass der Host sie zu einem x2-Link kombiniert oder dass jede A/E-Buchse den optionalen Link 1 verkabelt.


Elektrische Spezifikationen

SchnittstelleDesignwert/Anforderung
HauptstromNominal 3.3 V auf Stiften 2, 4, 72 und 74
Optionale E/A-Versorgung1.8 V VIO auf Pin 64 bei Unterstützung; Verwenden von VIO CFG zur Überprüfung der Modulfähigkeit
PCIe Paare85 Ω Differenzial Nennwert; Platzierung von Wechselstromkopplungskondensatoren auf jedem Sender gemäß PCIe
PCIe Referenzuhr100 MHz Differenzuhr bei Verwendung der Common-Clock-Architektur
USB 2.0 Paar90 Ω Differenzial nominal
I2C und Funksteuerung I/ OHäufig 1.8 V oder 3.3 V, abhängig von der Signal- und Spezifikationsrevision
Aktiv-Low-SignaleNamen endend mit # Behauptet niedrig
Reservierte / Vendor PinsVerbinden Sie sich nicht ohne Bestätigung der aktuellen M.2-Spezifikation und beider Gerätedatenblätter

Halten Sie jedes Hochgeschwindigkeitspaar kurz, impedanzgesteuert und leiten Sie es über eine kontinuierliche Bezugsebene. Passen Sie die beiden Spuren innerhalb jedes Paares an und vermeiden Sie Vias, Stubs, Planlücken, Schaltknoten und unnötige Schichtwechsel.


Ausrichtung des Steckverbinders

  • Die Diagramme zeigen die Modulkontaktkante nicht die Sockel-Lötpads.
  • Die Oberseite/Komponentenseite trägt ungeradzahlige Stifte; die Unterseite trägt geradzahlige Stifte.
  • Die Key A-Kerbe ersetzt die Positionen 8-15, während die Key E-Kerbe die Positionen 24-31 ersetzt.
  • Ein Sockel-Fußabdruck kann im Vergleich zum Modul gespiegelt erscheinen. Folgen Sie dem vom Steckverbinderhersteller empfohlenen PCB-Fußabdruck.

Gemeinsame Verdrahtungskonfigurationen

Wi-Fi plus Bluetooth Modul

  • Verwenden Sie PCIe Link 0 für Wi-Fi und USB 2.0 auf den Pins 3 und 5 für Bluetooth, wenn vom Modul angegeben.
  • Verbinden Sie 3.3 V, jeden erforderlichen Boden, PERST0#, CLKREQ0# und PEWAKE0#.
  • Route W DISABLE#, LED#, Koexistenz und I2C nur, wenn das Produkt dies verlangt.

Funkmodul PCIe-only

  • Routen Sie die implementierte PCIe-Verbindung, ihre Referenzuhr, Reset, Clock-Request und Wecksignale.
  • Gehen Sie nicht davon aus, dass USB ungenutzt ist, nur weil Wi-Fi PCIe verwendet; eine zweite Funktion erfordert möglicherweise USB 2.0.

Modul mit zwei PCIe-Funktionen

  • Behandeln Sie Link 0 und Link 1 als zwei unabhängige x1-Verbindungen.
  • Bestätigen Sie, dass sowohl der ausgewählte Sockel als auch das ausgewählte Modul die zweite Uhr- und Seitenbandgruppe implementieren.

Häufige Fehler

  • Angenommen, dass zwei Notches jedes Key A- und Key E-Signal dem Modul zur Verfügung stellen.
  • Angenommen, diese mechanische Passung garantiert die erforderliche PCIe-, USB- oder Seitenbandverdrahtung.
  • Behandlung eines Intel CNVi / CNVio-Moduls als Standard-PCIe / USB-Funkmodul.
  • Behandlung der beiden PCIe x1-Links als garantierter x2-Link.
  • Verwendung sockelspezifischer DisplayPort-, SDIO-, Audio- oder UART-Kontakte ohne Unterstützung beider Geräte.
  • Vertauschen von PET und PER, da die Signalnamen aus der Modulperspektive statt aus der Host-Perspektive gelesen werden.
  • Spiegelung des Footprints oder Verwechslung von Ober- und Unterseitenkontaktnummern.
  • Fahren 1,8 V-Verwaltungssignale mit 3,3 V ohne Überprüfung der Toleranz.

Verwandte Steckverbinder

SteckerTypische VerwendungVereinbarkeitserklärung
M.2 Schlüssel AWireless und Display ConnectivityA + E-Module passen mechanisch, aber nur ihre Key A-kompatiblen Signale können funktionieren
M.2 Schlüssel EDrahtlose VerbindungA + E-Module passen mechanisch, aber nur ihre Key E-kompatiblen Signale können funktionieren
M.2 Schlüssel B / B+MWWAN und StorageVerschiedene Kerben und Pin Zuordnungen; nicht austauschbar mit A + E
M.2 Schlüssel MNVMe SSD und PCIe x4 SpeicherSpeicherorientierter Steckverbinder; inkompatibel mit A+E-Modulen

Alle PCIe M2 Pinout Seiten

Kompatibilitätsleitfaden · Schlüssel A · Schlüssel A+E · Schlüssel B · Schlüssel B+A · Schlüssel B+E · Schlüssel B+M · Schlüssel E · Schlüssel M


Amtliche Spezifikationen

Die aktuelle PCI-SIG-Spezifikation sowie die Connector-, Host- und Moduldatenblätter haben Vorrang vor dieser Zusammenfassung. Optionale und alternative Pin-Funktionen haben sich in den M.2-Revisionen weiterentwickelt.

FAQ

Ist A + E ein separater Socket-Typ?

Nein. A+E beschreibt ein Modul mit zwei Kerben. Es ist so konzipiert, dass es mechanisch in kompatible Key A- und Key E-Buchsen passt.

Funktioniert eine A + E Wi-Fi-Karte in jedem Key A- oder Key E-Sockel?

Nein. Die Steckdose muss die von der Karte benötigten PCIe-, USB- und Steuersignale bereitstellen, und die Host-Firmware muss sie unterstützen.

Sind DisplayPort und SDIO auf einem generischen A+E-Modul verfügbar?

Normalerweise nicht. Diese Funktionen verwenden Kontakte, deren Zuordnungen sich zwischen Schlüssel A und Schlüssel E unterscheiden. Verwenden Sie sie nur, wenn Host und Modul dasselbe Mapping explizit dokumentieren.

Wird ein Intel CNVi / CNVio-Modul in einem A- oder E-Sockel funktionieren?

Nein. CNVi/CNVio verwendet plattformspezifische Konnektivität und erfordert eine kompatible Host-Chipsatz- und Socket-Implementierung.

Ist das Modul hot-pluggable?

Gehen Sie nicht davon aus, dass es so ist. Schalten Sie die Plattform herunter, bevor Sie ein Modul einfügen oder entfernen, es sei denn, die Gerätedokumentation unterstützt ausdrücklich das Heißstecken.