PCIe M.2 – Anschlussbelegung Schlüssel A+E
Ein M.2-Modul mit Key A+E besitzt sowohl die A- als auch die E-Kerbe und passt mechanisch in kompatible Socket-1-Buchsen mit Key A oder E. Diese Anordnung wird vor allem für WLAN-, Bluetooth- und andere Funkmodule verwendet.
Kompatibilitätswarnung: A + E beschreibt die beiden mechanischen Kerben des Moduls, keine eindeutige Steckdose oder eine garantierte elektrische Schnittstelle. Modul und Host müssen die gleichen PCIe-, USB- und Sideband-Signale unterstützen. Intel CNVi / CNVio-Module erfordern eine kompatible Plattform, auch wenn sie mechanisch passen.
Steckverbinderübersicht
| Eigenschaft | Wert |
|---|---|
| Steckverbinderfamilie | PCI Express M.2/NGFF Socke 1 Modulrand |
| Schlüsselkerben | Schlüssel A, Positionen 8 bis 15; Schlüssel E, Positionen 24 bis 31 |
| Kontakte | 75 Positionen; 59 elektrische Kontakte mit beiden Kerben |
| Kompatible Steckdosen | Mechanisch kompatibel mit geeigneten Steckverbindern Socket 1 Key A und Key E |
| Hauptverwendung | Wi-Fi, Bluetooth, GNSS, NFC und andere Verbindungsmodule |
| Gemeinsame Schnittstellen | USB 2.0, PCIe x1, optionale zweite PCIe x1-Verbindung, I2C und Funksteuersignale |
| Hauptversorgung | 3.3 V |
Es gibt keine separate "A + E-Buchse" in der üblichen M.2-Steckerfamilie. Die Doppelkerben werden auf die Modul die mechanische Verträglichkeit zu erweitern. Sie kombinieren nicht jede Schnittstelle, die Key A und Key E separat zugeordnet ist.
Pinout-Diagramm
Oberseite — ungerade Stifte
Unterseite — sogar Stifte
Pin-Zuweisungstabelle
Signalnamen verwenden die Host/Plattform Perspektive: PET vom Host zum Modul übertragen wird, während PER vom Host vom Modul empfangen wird. Die Tabelle konzentriert sich auf das gemeinsame A + E-Konnektivitäts-Mapping; Kontakte, deren Key A- und Key E-Funktionen in Konflikt stehen, bleiben ungenutzt, es sei denn, ein Modul und ein Host definieren sie explizit.
Farbschlüssel: Leistung · Boden · USB · PCI · I²C · Funk-/Plattformsteuerung
Oberseite
| Stift | Signal | Funktion |
|---|---|---|
| 1 | GND | Boden |
| 3 / 5 | USB D+ / USB D− | USB 2.0 Datenpaar, oft von Bluetooth verwendet |
| 7 | GND | Boden |
| 8–15 | — | Mechanischer Schlüssel Einkerbung; keine Kontakte |
| 17 / 19 / 21 / 23 | Reserviert / keine Verbindung | Key A und Key E weisen hier verschiedene Funktionen zu; Verwendung nur mit einem explizit dokumentierten Host und Modul |
| 24–31 | — | Mechanischer Schlüssel E Kerbe; keine Kontakte |
| 33 | GND | Boden |
| 35 / 37 | PETp0 / PETn0 | PCIe-Verbindung 0, Host-Sendepaar |
| 39 | GND | Boden |
| 41 / 43 | PERp0 / PERn0 | PCIe Link 0, Host-Empfangspaar |
| 45 | GND | Boden |
| 47 / 49 | REFCLKp0/REFCLKn0 | PCIe link 0 Differentialreferenztakt |
| 51 | GND | Boden |
| 53 | CLKREQ0# | PCIe Link 0 Uhr Anforderung |
| 55 | PEWAKE0# | PCI-Link 0 Wake Request |
| 57 | GND | Boden |
| 59 / 61 | PETp1 / PETn1 | Optionale PCIe-Verbindung 1, Host-Sendepaar |
| 63 | GND | Boden |
| 65 / 67 | PERp1 / PERn1 | Optionale PCIe-Verbindung 1, Host-Empfangspaar |
| 69 | GND | Boden |
| 71 / 73 | REFCLKp1 / REFCLKn1 | Optionaler PCIe-Link-1-Differential-Referenztakt |
| 75 | GND | Boden |
Unterseite
| Stift | Signal | Funktion |
|---|---|---|
| 2 / 4 | 3.3 V | Hauptmodulversorgung |
| 6 | LED 1# | LED-Steuerung mit offenem Ablauf |
| 8–15 | — | Mechanischer Schlüssel Einkerbung; keine Kontakte |
| 16 | LED 2# | LED-Steuerung mit offenem Ablauf |
| 18 | VIO_CFG oder Legacy Ground | Fakultative Angabe der I/O-Spannungskapazität des Moduls |
| 20 / 22 | Reserviert / keine Verbindung | Key A und Key E weisen hier unterschiedliche Funktionen zu; nur verwenden, wenn beide Geräte sie dokumentieren |
| 24–31 | — | Mechanischer Schlüssel E Kerbe; keine Kontakte |
| 32 / 34 / 36 | Reserviert / keine Verbindung | Key A und Key E weisen hier unterschiedliche Funktionen zu; nur verwenden, wenn beide Geräte sie dokumentieren |
| 38 / 40 / 42 | Vendor-defined | Unverbunden lassen, es sei denn, Host und Modul definieren eine gemeinsame Funktion |
| 44 | COEX3 | Drahtlose Koexistenzregelung |
| 46 | COEX_RXD | Wireless Koexistenz erhalten |
| 48 | COEX_TXD | drahtlose Koexistenzübertragung |
| 50 | SUSCLK | Optional 32 kHz Suspend Clock |
| 52 | PERST0# | PCIe Link 0 zurückgesetzt |
| 54 | W DISABLE2# / BT DISABLE# | Funkfunktion 2 oder Bluetooth deaktivieren |
| 56 | W DISABLE1# / WI-FI DISABLE# | Funkfunktion 1 oder Wi-Fi deaktivieren |
| 58 | I2C_DATA | I2C-Daten |
| 60 | I2C_CLK | I2C-Uhr |
| 62 | ALERT# | I2C/Plattformalarm |
| 64 | VIO 1.8 V oder reserviert | Optionale 1,8 V I/O-Versorgung durch die Erweiterung Socket 1 |
| 66 | PERST1# oder alternative Funktion | Optionales Zurücksetzen von PCIe Link 1 |
| 68 | CLKREQ1# oder alternative Funktion | Optionale PCIe-Link 1-Clock-Anfrage |
| 70 | PEWAKE1# oder alternative Funktion | Fakultative PCIe-Link-1-Wake-Anfrage |
| 72 / 74 | 3.3 V | Hauptmodulversorgung |
Signalgruppen
| Gruppe | Stifte | Anmerkungen |
|---|---|---|
| Leistung und Boden | 2, 4, 64, 72, 74 und alle GND-Stifte | 3,3 V Hauptversorgung, optional 1,8 V I/O-Versorgung und Erdrückführung |
| USB 2.0 | 3, 5 | Eine bidirektionale USB 2.0-Verbindung, die oft von Bluetooth verwendet wird |
| PCIe-Verbindung 0 | 35, 37, 41, 43, 47, 49, 52, 53, 55 | PCIe x1 Link mit Referenzuhr, Reset, Clock Request und Wake |
| PCIe Link 1 | 59, 61, 65–73 | Optionale zweite PCIe x1-Verbindung; Steuerpins können alternative UIM/GPIO-Funktionen haben |
| I²C | 58, 60, 62 | 1.8 V Management Bus und Alarm |
| Funksteuerung | 6, 16, 44, 46, 48, 50, 54, 56 | LEDs, Deaktivierung der Steuerung, Suspend Clock und Koexistenz |
| Socket-spezifischer Bereich | 17–23, 32, 34, 36, 38, 40, 42 | Schlüssel-A- und Schlüssel-E-Zuordnungen unterscheiden sich; tragbare A + E-Module vermeiden diese Kontakte normalerweise |
Die beiden PCIe-Gruppen werden normalerweise wie folgt behandelt: Unabhängige x1-Links Gehen Sie nicht davon aus, dass der Host sie zu einem x2-Link kombiniert oder dass jede A/E-Buchse den optionalen Link 1 verkabelt.
Elektrische Spezifikationen
| Schnittstelle | Designwert/Anforderung |
|---|---|
| Hauptstrom | Nominal 3.3 V auf Stiften 2, 4, 72 und 74 |
| Optionale E/A-Versorgung | 1.8 V VIO auf Pin 64 bei Unterstützung; Verwenden von VIO CFG zur Überprüfung der Modulfähigkeit |
| PCIe Paare | 85 Ω Differenzial Nennwert; Platzierung von Wechselstromkopplungskondensatoren auf jedem Sender gemäß PCIe |
| PCIe Referenzuhr | 100 MHz Differenzuhr bei Verwendung der Common-Clock-Architektur |
| USB 2.0 Paar | 90 Ω Differenzial nominal |
| I2C und Funksteuerung I/ O | Häufig 1.8 V oder 3.3 V, abhängig von der Signal- und Spezifikationsrevision |
| Aktiv-Low-Signale | Namen endend mit # Behauptet niedrig |
| Reservierte / Vendor Pins | Verbinden Sie sich nicht ohne Bestätigung der aktuellen M.2-Spezifikation und beider Gerätedatenblätter |
Halten Sie jedes Hochgeschwindigkeitspaar kurz, impedanzgesteuert und leiten Sie es über eine kontinuierliche Bezugsebene. Passen Sie die beiden Spuren innerhalb jedes Paares an und vermeiden Sie Vias, Stubs, Planlücken, Schaltknoten und unnötige Schichtwechsel.
Ausrichtung des Steckverbinders
- Die Diagramme zeigen die Modulkontaktkante nicht die Sockel-Lötpads.
- Die Oberseite/Komponentenseite trägt ungeradzahlige Stifte; die Unterseite trägt geradzahlige Stifte.
- Die Key A-Kerbe ersetzt die Positionen 8-15, während die Key E-Kerbe die Positionen 24-31 ersetzt.
- Ein Sockel-Fußabdruck kann im Vergleich zum Modul gespiegelt erscheinen. Folgen Sie dem vom Steckverbinderhersteller empfohlenen PCB-Fußabdruck.
Gemeinsame Verdrahtungskonfigurationen
Wi-Fi plus Bluetooth Modul
- Verwenden Sie PCIe Link 0 für Wi-Fi und USB 2.0 auf den Pins 3 und 5 für Bluetooth, wenn vom Modul angegeben.
- Verbinden Sie 3.3 V, jeden erforderlichen Boden, PERST0#, CLKREQ0# und PEWAKE0#.
- Route W DISABLE#, LED#, Koexistenz und I2C nur, wenn das Produkt dies verlangt.
Funkmodul PCIe-only
- Routen Sie die implementierte PCIe-Verbindung, ihre Referenzuhr, Reset, Clock-Request und Wecksignale.
- Gehen Sie nicht davon aus, dass USB ungenutzt ist, nur weil Wi-Fi PCIe verwendet; eine zweite Funktion erfordert möglicherweise USB 2.0.
Modul mit zwei PCIe-Funktionen
- Behandeln Sie Link 0 und Link 1 als zwei unabhängige x1-Verbindungen.
- Bestätigen Sie, dass sowohl der ausgewählte Sockel als auch das ausgewählte Modul die zweite Uhr- und Seitenbandgruppe implementieren.
Häufige Fehler
- Angenommen, dass zwei Notches jedes Key A- und Key E-Signal dem Modul zur Verfügung stellen.
- Angenommen, diese mechanische Passung garantiert die erforderliche PCIe-, USB- oder Seitenbandverdrahtung.
- Behandlung eines Intel CNVi / CNVio-Moduls als Standard-PCIe / USB-Funkmodul.
- Behandlung der beiden PCIe x1-Links als garantierter x2-Link.
- Verwendung sockelspezifischer DisplayPort-, SDIO-, Audio- oder UART-Kontakte ohne Unterstützung beider Geräte.
- Vertauschen von PET und PER, da die Signalnamen aus der Modulperspektive statt aus der Host-Perspektive gelesen werden.
- Spiegelung des Footprints oder Verwechslung von Ober- und Unterseitenkontaktnummern.
- Fahren 1,8 V-Verwaltungssignale mit 3,3 V ohne Überprüfung der Toleranz.
Verwandte Steckverbinder
| Stecker | Typische Verwendung | Vereinbarkeitserklärung |
|---|---|---|
| M.2 Schlüssel A | Wireless und Display Connectivity | A + E-Module passen mechanisch, aber nur ihre Key A-kompatiblen Signale können funktionieren |
| M.2 Schlüssel E | Drahtlose Verbindung | A + E-Module passen mechanisch, aber nur ihre Key E-kompatiblen Signale können funktionieren |
| M.2 Schlüssel B / B+M | WWAN und Storage | Verschiedene Kerben und Pin Zuordnungen; nicht austauschbar mit A + E |
| M.2 Schlüssel M | NVMe SSD und PCIe x4 Speicher | Speicherorientierter Steckverbinder; inkompatibel mit A+E-Modulen |
Alle PCIe M2 Pinout Seiten
Kompatibilitätsleitfaden · Schlüssel A · Schlüssel A+E · Schlüssel B · Schlüssel B+A · Schlüssel B+E · Schlüssel B+M · Schlüssel E · Schlüssel M
Amtliche Spezifikationen
- PCI Express M.2 Spezifikationsübersicht — PCI-SIG
- M.2 Socket 1 für Keys E und A+E — PCI-SIG
- PCI Express Spezifikationen — PCI-SIG
- USB-Spezifikationen und -Dokumente — USB-IF
- I2C-Busspezifikation und Benutzerhandbuch — NXP
FAQ
Ist A + E ein separater Socket-Typ?
Nein. A+E beschreibt ein Modul mit zwei Kerben. Es ist so konzipiert, dass es mechanisch in kompatible Key A- und Key E-Buchsen passt.
Funktioniert eine A + E Wi-Fi-Karte in jedem Key A- oder Key E-Sockel?
Nein. Die Steckdose muss die von der Karte benötigten PCIe-, USB- und Steuersignale bereitstellen, und die Host-Firmware muss sie unterstützen.
Sind DisplayPort und SDIO auf einem generischen A+E-Modul verfügbar?
Normalerweise nicht. Diese Funktionen verwenden Kontakte, deren Zuordnungen sich zwischen Schlüssel A und Schlüssel E unterscheiden. Verwenden Sie sie nur, wenn Host und Modul dasselbe Mapping explizit dokumentieren.
Wird ein Intel CNVi / CNVio-Modul in einem A- oder E-Sockel funktionieren?
Nein. CNVi/CNVio verwendet plattformspezifische Konnektivität und erfordert eine kompatible Host-Chipsatz- und Socket-Implementierung.
Ist das Modul hot-pluggable?
Gehen Sie nicht davon aus, dass es so ist. Schalten Sie die Plattform herunter, bevor Sie ein Modul einfügen oder entfernen, es sei denn, die Gerätedokumentation unterstützt ausdrücklich das Heißstecken.