Piedinatura PCIe M.2 con chiave E
M.2 con chiave E è un connettore Socket 1 a 75 posizioni destinato soprattutto ai moduli di connettività wireless. A seconda dell'host e del modulo, può offrire PCIe, USB 2.0, SDIO, UART, PCM/I²S, I²C e segnali di controllo radio.
Avvertenza sulla compatibilità: la chiave E descrive la forma del connettore e l'assegnazione dei pin, non le interfacce effettivamente collegate dall'host. I moduli CNVi/CNVio possono usare la stessa chiave meccanica ma richiedono una piattaforma Intel compatibile. Consulta sempre la documentazione sia dell'host sia del modulo.
Panoramica del connettore
| Proprietà | Valore |
|---|---|
| Famiglia del connettore | PCI Express M.2 / NGFF, Socket 1 |
| Intaglio | Chiave E, posizioni 24 a 31 |
| Contatti | 75 posizioni; 67 contatti elettrici con l'intaglio della chiave E |
| Impiego principale | Wi-Fi, Bluetooth, GNSS, NFC e altri moduli di connettività wireless |
| Possibili interfacce host | 2 collegamenti PCIe x1 indipendenti, USB 2.0, SDIO, UART, PCM/I²S, I²C |
| Alimentazione principale | 3.3 V |
La chiave E non è il connettore abituale per un SSD M.2 NVMe. I dispositivi di archiviazione usano generalmente la chiave M o la chiave B+M. Alcuni moduli wireless hanno un bordo a doppia chiave A+E e possono entrare in entrambi i socket, ma il funzionamento elettrico dipende comunque dalle interfacce collegate dall'host.
Schema della piedinatura
Lato superiore: pin dispari
Lato inferiore: pin pari
Tabella delle assegnazioni dei pin
I nomi dei segnali seguono la prospettiva dell'host o della piattaforma: PET è trasmesso dall'host verso il modulo, mentre PER è ricevuto dall'host dal modulo. Il collegamento PCIe 1 e diverse funzioni ausiliarie sono opzionali.
Legenda colori: Alimentazione · Massa · USB · PCIe · SDIO / audio digitale · I²C · Controllo radio / piattaforma
Lato superiore
| Pin | Segnale | Funzione |
|---|---|---|
| 1 | GND | Massa |
| 3 / 5 | USB_D+ / USB_D− | Coppia dati USB 2.0, spesso usata dal Bluetooth |
| 7 | GND | Massa |
| 9 | SDIO_CLK / SYSCLK | Clock SDIO o clock di sistema GNSS |
| 11 | SDIO_CMD | Comando SDIO |
| 13 / 15 / 17 / 19 | SDIO_DATA0 / DATA1 / DATA2 / DATA3 | Bus dati SDIO a quattro bit |
| 21 | SDIO_WAKE# | Richiesta di riattivazione SDIO |
| 23 | SDIO_RESET# / TX_BLANKING | Reset SDIO o ingresso di oscuramento della trasmissione GNSS |
| 24–31 | — | Intaglio meccanico della chiave E; nessun contatto |
| 33 | GND | Massa |
| 35 / 37 | PETp0 / PETn0 | Collegamento PCIe 0, coppia trasmessa dall'host |
| 39 | GND | Massa |
| 41 / 43 | PERp0 / PERn0 | Collegamento PCIe 0, coppia ricevuta dall'host |
| 45 | GND | Massa |
| 47 / 49 | REFCLKp0 / REFCLKn0 | Clock di riferimento differenziale del collegamento PCIe 0 |
| 51 | GND | Massa |
| 53 | CLKREQ0# | Richiesta di clock del collegamento PCIe 0 |
| 55 | PEWAKE0# | Richiesta di riattivazione del collegamento PCIe 0 |
| 57 | GND | Massa |
| 59 / 61 | PETp1 / PETn1 | Collegamento PCIe 1 opzionale, coppia trasmessa dall'host |
| 63 | GND | Massa |
| 65 / 67 | PERp1 / PERn1 | Collegamento PCIe 1 opzionale, coppia ricevuta dall'host |
| 69 | GND | Massa |
| 71 / 73 | REFCLKp1 / REFCLKn1 | Clock di riferimento differenziale del collegamento PCIe 1 opzionale |
| 75 | GND | Massa |
Lato inferiore
| Pin | Segnale | Funzione |
|---|---|---|
| 2 / 4 | 3.3 V | Alimentazione principale del modulo |
| 6 | LED_1# | Comando open-drain del LED di stato |
| 8 | PCM_CLK / I2S_SCK | Clock seriale PCM o I²S |
| 10 | PCM_SYNC / I2S_WS | Sincronizzazione del frame PCM o selezione della parola I²S |
| 12 | PCM_IN / I2S_SD_IN | Ingresso dati seriali PCM o I²S |
| 14 | PCM_OUT / I2S_SD_OUT | Uscita dati seriali PCM o I²S |
| 16 | LED_2# | Comando open-drain del LED di stato |
| 18 | GND oppure VIO_CFG | Massa nell'assegnazione convenzionale; indicazione opzionale della tensione I/O supportata |
| 20 | UART_WAKE# | Richiesta di riattivazione UART |
| 22 | UART_RXD | Ricezione dati UART |
| 24–31 | — | Intaglio meccanico della chiave E; nessun contatto |
| 32 | UART_TXD | Trasmissione dati UART |
| 34 | UART_CTS | Ingresso UART «pronto a ricevere» (CTS) |
| 36 | UART_RTS | Uscita UART «richiesta di trasmissione» (RTS) |
| 38 / 40 / 42 | Definito dal fornitore | Utilizzare solo se documentato da entrambi i dispositivi |
| 44 | COEX3 | Controllo della coesistenza wireless |
| 46 | COEX_RXD | Ricezione per la coesistenza radio |
| 48 | COEX_TXD | Trasmissione per la coesistenza radio |
| 50 | SUSCLK | Clock di sospensione opzionale a 32 kHz |
| 52 | PERST0# | Reset del collegamento PCIe 0 |
| 54 | W_DISABLE2# / BT_DISABLE# | Disabilitazione della funzione radio 2 o del Bluetooth |
| 56 | W_DISABLE1# / WI-FI_DISABLE# | Disabilitazione della funzione radio 1 o del Wi-Fi |
| 58 | I2C_DATA | Dati I²C |
| 60 | I2C_CLK | Clock I²C |
| 62 | ALERT# | Avviso I²C / piattaforma |
| 64 | VIO 1.8 V o riservato | Alimentazione I/O opzionale a 1.8 V introdotta dall'aggiornamento di Socket 1 |
| 66 | UIM_SWP / PERST1# | Protocollo UIM a filo singolo o reset del collegamento PCIe 1 opzionale |
| 68 | UIM_POWER_SNK / CLKREQ1# | Assorbimento di alimentazione UIM o richiesta di clock del collegamento PCIe 1 opzionale |
| 70 | UIM_POWER_SRC / GPIO_1 / PEWAKE1# | Alimentazione UIM, GPIO o richiesta di riattivazione del collegamento PCIe 1 opzionale |
| 72 / 74 | 3.3 V | Alimentazione principale del modulo |
Gruppi di segnale
| Gruppo | Pin | Note |
|---|---|---|
| Alimentazione e massa | 2, 4, 64, 72, 74 e tutti i pin GND | Alimentazione principale a 3.3 V, alimentazione I/O opzionale a 1.8 V e ritorni di massa |
| USB 2.0 | 3, 5 | Un collegamento USB 2.0 bidirezionale, spesso usato dal Bluetooth |
| SDIO | 9, 11, 13, 15, 17, 19, 21, 23 | Bus SDIO a quattro bit con clock, comando, reset e riattivazione |
| Audio PCM / I²S | 8, 10, 12, 14 | Clock audio digitale, sincronizzazione, ingresso e uscita |
| Collegamento PCIe 0 | 35, 37, 41, 43, 47, 49, 52, 53, 55 | Collegamento PCIe x1 con clock di riferimento, reset, richiesta di clock e riattivazione |
| Collegamento PCIe 1 | 59, 61, 65–73 | Secondo collegamento PCIe x1 opzionale; alcuni pin di controllo sono condivisi con funzioni UIM/GPIO |
| UART | 20, 22, 32, 34, 36 | Dati UART, controllo di flusso hardware e riattivazione |
| I²C | 58, 60, 62 | Bus di gestione a 1.8 V e segnale di avviso |
| Controllo radio | 6, 16, 44, 46, 48, 50, 54, 56 | LED, segnali di disabilitazione, clock di sospensione e coesistenza |
I due gruppi PCIe sono normalmente trattati come collegamenti x1 indipendenti. Non presumere che l'host li combini in un collegamento x2 o che il collegamento 1 sia cablato.
Specifiche elettriche
| Interfaccia | Valore o requisito di progetto |
|---|---|
| Alimentazione principale | 3.3 V nominali sui pin 2, 4, 72 e 74 |
| Alimentazione I/O opzionale | VIO a 1.8 V sul pin 64 quando supportata; usa VIO_CFG per verificare la compatibilità del modulo |
| Coppie PCIe | Impedenza differenziale nominale 85 Ω; inserisci condensatori di accoppiamento AC su ogni trasmettitore secondo la specifica PCIe |
| Clock di riferimento PCIe | Clock differenziale a 100 MHz con architettura a clock comune |
| Coppia USB 2.0 | Impedenza differenziale nominale 90 Ω |
| I/O SDIO, UART, I²C e audio | Comunemente 1.8 V; verifica la tensione esatta dei segnali per host e modulo |
| Segnali attivi a livello basso | I nomi che terminano con # indicano segnali attivi a livello basso |
| Pin del produttore o alternativi | Non collegarli senza verificare la specifica M.2 vigente e le schede tecniche di entrambi i dispositivi |
Mantieni corta ogni coppia ad alta velocità, controllane l'impedenza e instradala su un piano di riferimento continuo. Pareggia le lunghezze delle due piste di ogni coppia ed evita via, stub, interruzioni del piano, nodi di commutazione e cambi di strato non necessari.
Orientamento del connettore
- Gli schemi mostrano il bordo dei contatti del modulo, non le piazzole di saldatura del socket.
- Il lato superiore, con i componenti, porta i pin dispari; il lato inferiore porta i pin pari.
- Il pin 1 è all'estremità opposta al pin 75. L'intaglio della chiave E sostituisce le posizioni 24–31.
- L'impronta del socket può apparire speculare rispetto al modulo. Segui l'impronta PCB raccomandata dal produttore del connettore.
Configurazioni di cablaggio comuni
Modulo Wi-Fi e Bluetooth
- Usa il collegamento PCIe 0 per il Wi-Fi e USB 2.0 sui pin 3 e 5 per il Bluetooth, se previsto dal modulo.
- Collega 3.3 V, tutti i pin di massa richiesti, PERST0#, CLKREQ0# e PEWAKE0#.
- Instrada W_DISABLE#, LED, coesistenza e controllo d'antenna solo se richiesti dal prodotto.
Modulo wireless SDIO
- Instrada clock, comando, quattro linee dati, reset e riattivazione SDIO.
- Verifica il dominio dei segnali a 1.8 V e la frequenza di clock SDIO ammessa nelle schede tecniche di entrambi i dispositivi.
Modulo con UART o audio digitale
- Instrada UART o PCM/I²S solo se il modulo documenta queste funzioni.
- Verifica direzione dei segnali, dominio di tensione, origine del clock ed eventuali pull-up necessari.
Modulo con due collegamenti PCIe
- Tratta i collegamenti 0 e 1 come due connessioni x1 indipendenti.
- Associa coppie dati, clock, reset, richiesta di clock e riattivazione di ciascun collegamento al numero corrispondente.
Errori comuni
- Presumere che ogni modulo con chiave E o A+E sia elettricamente compatibile.
- Trattare un modulo Intel CNVi/CNVio come un normale modulo wireless PCIe/USB.
- Inserire un SSD con chiave M o B+M in un socket con chiave E destinato alla connettività.
- Considerare i due collegamenti PCIe x1 come un collegamento x2 garantito.
- Scambiare PET e PER leggendo i nomi dei segnali dalla prospettiva del modulo anziché da quella dell'host.
- Specchiare l'impronta o confondere i numeri dei contatti dei lati superiore e inferiore.
- Pilotare segnali SDIO, UART, I²C o di controllo a 1.8 V con 3.3 V senza verificarne la tolleranza.
- Collegare pin definiti dal produttore o con funzioni alternative senza controllare la revisione della specifica applicabile.
Connettori correlati
| Connettore | Uso tipico | Nota di compatibilità |
|---|---|---|
| M.2 chiave A / A+E | Connettività wireless | Un modulo A+E può entrare in entrambi i socket, ma funzionano solo le interfacce collegate e condivise |
| M.2 chiave B | WWAN, SATA, PCIe x2 | Intaglio e assegnazione dei pin diversi; non direttamente intercambiabile |
| M.2 chiave M | SSD NVMe, PCIe x4 | Connettore per l'archiviazione, incompatibile con la chiave E |
| Mini PCI Express | Schede wireless precedenti | Connettore e piedinatura diversi a 52 pin; può servire un adattatore attivo |
Tutte le piedinature PCIe M.2
Guida alla compatibilità · Chiave A · Chiave A+E · Chiave B · Chiave B+A · Chiave B+E · Chiave B+M · Chiave E · Chiave M
Specifiche ufficiali
- Panoramica della specifica PCI Express M.2 — PCI-SIG
- Aggiornamenti di M.2 Socket 1 — PCI-SIG
- Specifiche PCI Express — PCI-SIG
- Specifiche e documenti USB — USB-IF
- Specifica del bus I²C e manuale utente — NXP
FAQ
Si può installare un modulo con chiave A in un socket con chiave E?
Solo un modulo con bordo a doppia chiave A+E compatibile può entrare fisicamente in entrambi. Il funzionamento elettrico dipende comunque dalle interfacce collegate dall'host e usate dal modulo.
Un socket con chiave E può accettare un SSD NVMe?
Normalmente no. Gli SSD NVMe usano generalmente la chiave M o B+M e richiedono un socket destinato all'archiviazione.
Entrambi i collegamenti PCIe sono sempre disponibili?
No. La piedinatura prevede due gruppi PCIe indipendenti, ma l'host può collegarne uno, entrambi o nessuno.
Un modulo Intel CNVi/CNVio funziona in qualsiasi socket con chiave E?
CNVi/CNVio usa una connessione specifica della piattaforma e richiede un chipset host e un socket compatibili.
Il connettore supporta l'inserimento a caldo?
Non presumere che lo supporti. Spegni la piattaforma prima di inserire o rimuovere un modulo, a meno che la documentazione dell'apparecchiatura supporti esplicitamente l'inserimento a caldo.