PCIe M.2 — piedinatura della chiave A+E
Un modulo M.2 con chiave A+E presenta entrambe le tacche A ed E e può quindi entrare meccanicamente nei connettori Socket 1 compatibili con chiave A o E. Questa disposizione a doppia chiave è usata soprattutto dai moduli Wi-Fi, Bluetooth e di altra connettività wireless.
Avvertenza sulla compatibilità: A+E descrive le due tacche meccaniche del modulo, non uno slot distinto né un'interfaccia elettrica garantita. Il modulo e l'host devono supportare gli stessi segnali PCIe, USB e ausiliari. I moduli Intel CNVi/CNVio richiedono una piattaforma compatibile anche quando entrano meccanicamente.
Panoramica del connettore
| Proprietà | Valore |
|---|---|
| Famiglia del connettore | Bordo di modulo PCI Express M.2 / NGFF Socket 1 |
| Tacche | Chiave A nelle posizioni da 8 a 15; chiave E nelle posizioni da 24 a 31 |
| Contatti | 75 posizioni; 59 contatti elettrici con entrambe le tacche |
| Slot compatibili | Compatibilità meccanica con connettori Socket 1 idonei con chiave A ed E |
| Uso principale | Moduli Wi-Fi, Bluetooth, GNSS, NFC e di altra connettività |
| Interfacce comuni | USB 2.0, PCIe x1, eventuale secondo collegamento PCIe x1, I²C e segnali di controllo radio |
| Alimentazione principale | 3.3 V |
Nella normale famiglia di connettori M.2 non esiste uno «slot A+E» separato. Le due tacche sono sul modulo per ampliare la compatibilità meccanica. Non combinano tutte le interfacce assegnate separatamente alle chiavi A ed E.
Disegni della piedinatura
Lato superiore — pin dispari
Lato inferiore — pin pari
Tabella di assegnazione dei pin
I nomi dei segnali sono riferiti all'host o alla piattaforma: PET è trasmesso dall'host verso il modulo, mentre PER è ricevuto dall'host dal modulo. La tabella riguarda l'assegnazione comune dei moduli di connettività A+E; i contatti le cui funzioni differiscono tra chiave A ed E restano inutilizzati, salvo definizione esplicita del modulo e dell'host.
Legenda colori: Alimentazione · Massa · USB · PCIe · I²C · Radio / controllo piattaforma
Lato superiore
| Pin | Segnale | Funzione |
|---|---|---|
| 1 | GND | Massa |
| 3 / 5 | USB_D+ / USB_D− | Coppia dati USB 2.0, spesso usata dal Bluetooth |
| 7 | GND | Massa |
| 8–15 | — | Tacca meccanica della chiave A; nessun contatto |
| 17 / 19 / 21 / 23 | Riservato / non collegare | Le chiavi A ed E assegnano qui funzioni diverse; usare solo con host e modulo documentati esplicitamente |
| 24–31 | — | Tacca meccanica della chiave E; nessun contatto |
| 33 | GND | Massa |
| 35 / 37 | PETp0 / PETn0 | Collegamento PCIe 0, coppia di trasmissione dell'host |
| 39 | GND | Massa |
| 41 / 43 | PERp0 / PERn0 | Collegamento PCIe 0, coppia di ricezione dell'host |
| 45 | GND | Massa |
| 47 / 49 | REFCLKp0 / REFCLKn0 | Clock di riferimento differenziale del collegamento PCIe 0 |
| 51 | GND | Massa |
| 53 | CLKREQ0# | Richiesta clock del collegamento PCIe 0 |
| 55 | PEWAKE0# | Richiesta di risveglio del collegamento PCIe 0 |
| 57 | GND | Massa |
| 59 / 61 | PETp1 / PETn1 | Collegamento PCIe 1 opzionale, coppia di trasmissione dell'host |
| 63 | GND | Massa |
| 65 / 67 | PERp1 / PERn1 | Collegamento PCIe 1 opzionale, coppia di ricezione dell'host |
| 69 | GND | Massa |
| 71 / 73 | REFCLKp1 / REFCLKn1 | Clock di riferimento differenziale del collegamento PCIe 1 opzionale |
| 75 | GND | Massa |
Lato inferiore
| Pin | Segnale | Funzione |
|---|---|---|
| 2 / 4 | 3.3 V | Alimentazione principale del modulo |
| 6 | LED_1# | Controllo del LED di stato a drain aperto |
| 8–15 | — | Tacca meccanica della chiave A; nessun contatto |
| 16 | LED_2# | Controllo del LED di stato a drain aperto |
| 18 | VIO_CFG o massa nelle versioni precedenti | Indicazione opzionale della tensione I/O supportata dal modulo |
| 20 / 22 | Riservato / non collegare | Le chiavi A ed E assegnano qui funzioni diverse; usare solo se entrambi i dispositivi le documentano |
| 24–31 | — | Tacca meccanica della chiave E; nessun contatto |
| 32 / 34 / 36 | Riservato / non collegare | Le chiavi A ed E assegnano qui funzioni diverse; usare solo se entrambi i dispositivi le documentano |
| 38 / 40 / 42 | Definito dal produttore | Lasciare scollegato, salvo funzione comune definita dall'host e dal modulo |
| 44 | COEX3 | Controllo della coesistenza wireless |
| 46 | COEX_RXD | Ricezione per la coesistenza wireless |
| 48 | COEX_TXD | Trasmissione per la coesistenza wireless |
| 50 | SUSCLK | Clock di sospensione opzionale da 32 kHz |
| 52 | PERST0# | Reset del collegamento PCIe 0 |
| 54 | W_DISABLE2# / BT_DISABLE# | Disabilitazione della funzione radio 2 o del Bluetooth |
| 56 | W_DISABLE1# / WI-FI_DISABLE# | Disabilitazione della funzione radio 1 o del Wi-Fi |
| 58 | I2C_DATA | Dati I²C |
| 60 | I2C_CLK | Clock I²C |
| 62 | ALERT# | Segnale di allerta I²C / piattaforma |
| 64 | VIO 1.8 V o riservato | Alimentazione I/O opzionale a 1.8 V introdotta dal miglioramento Socket 1 |
| 66 | PERST1# o funzione alternativa | Reset opzionale del collegamento PCIe 1 |
| 68 | CLKREQ1# o funzione alternativa | Richiesta clock opzionale del collegamento PCIe 1 |
| 70 | PEWAKE1# o funzione alternativa | Richiesta di risveglio opzionale del collegamento PCIe 1 |
| 72 / 74 | 3.3 V | Alimentazione principale del modulo |
Gruppi di segnali
| Gruppo | Pin | Note |
|---|---|---|
| Alimentazione e massa | 2, 4, 64, 72, 74 e tutti i pin GND | Alimentazione principale a 3.3 V, alimentazione I/O opzionale a 1.8 V e ritorni a massa |
| USB 2.0 | 3, 5 | Un collegamento USB 2.0 bidirezionale, spesso usato dal Bluetooth |
| Collegamento PCIe 0 | 35, 37, 41, 43, 47, 49, 52, 53, 55 | Collegamento PCIe x1 con clock di riferimento, reset, richiesta clock e risveglio |
| Collegamento PCIe 1 | 59, 61, 65–73 | Secondo collegamento PCIe x1 opzionale; i pin di controllo possono avere funzioni UIM/GPIO alternative |
| I²C | 58, 60, 62 | Bus di gestione a 1.8 V e segnale di allerta |
| Controllo radio | 6, 16, 44, 46, 48, 50, 54, 56 | LED, comandi di disabilitazione, clock di sospensione e coesistenza |
| Area specifica dello slot | 17–23, 32, 34, 36, 38, 40, 42 | Le assegnazioni delle chiavi A ed E differiscono; i moduli A+E portabili evitano normalmente questi contatti |
I due gruppi PCIe vengono normalmente considerati collegamenti x1 indipendenti. Non presumere che l'host li combini in un unico collegamento x2 o che tutti gli slot A/E cablino il collegamento opzionale 1.
Specifiche elettriche
| Interfaccia | Valore / requisito di progetto |
|---|---|
| Alimentazione principale | 3.3 V nominali sui pin 2, 4, 72 e 74 |
| Alimentazione I/O opzionale | 1.8 V VIO sul pin 64 quando supportata; usare VIO_CFG per verificare le capacità del modulo |
| Coppie PCIe | 85 Ω differenziali nominali; disporre condensatori di accoppiamento AC su ogni trasmettitore secondo PCIe |
| Clock di riferimento PCIe | Clock differenziale da 100 MHz quando si usa l'architettura a clock comune |
| Coppia USB 2.0 | 90 Ω differenziali nominali |
| I/O I²C e controllo radio | Comunemente 1.8 V o 3.3 V, secondo il segnale e la revisione della specifica |
| Segnali attivi a livello basso | I nomi terminanti in # indicano segnali attivi a livello basso |
| Pin riservati / del produttore | Non collegare senza verificare la specifica M.2 corrente e i datasheet di entrambi i dispositivi |
Mantenere ogni coppia ad alta velocità corta, con impedenza controllata e instradata sopra un piano di riferimento continuo. Bilanciare le due piste di ogni coppia ed evitare via, derivazioni, interruzioni del piano, nodi di commutazione e cambi di strato non necessari.
Orientamento del connettore
- I disegni mostrano il bordo dei contatti del modulo, non le piazzole di saldatura dello slot.
- Il lato superiore/dei componenti porta i pin dispari; il lato inferiore porta quelli pari.
- La tacca della chiave A sostituisce le posizioni 8–15, mentre quella della chiave E sostituisce le posizioni 24–31.
- L'impronta di uno slot può apparire specchiata rispetto al modulo. Seguire l'impronta PCB consigliata dal produttore del connettore.
Configurazioni di cablaggio comuni
Modulo Wi-Fi e Bluetooth
- Usare il collegamento PCIe 0 per il Wi-Fi e USB 2.0 sui pin 3 e 5 per il Bluetooth, quando previsto dal modulo.
- Collegare 3.3 V, tutti i contatti di massa richiesti, PERST0#, CLKREQ0# e PEWAKE0#.
- Instradare W_DISABLE#, LED#, segnali di coesistenza e I²C solo quando richiesto dal prodotto.
Modulo wireless con solo PCIe
- Instradare il collegamento PCIe implementato, il relativo clock di riferimento, il reset, la richiesta clock e i segnali di risveglio.
- Non presumere che USB sia inutilizzato solo perché il Wi-Fi usa PCIe; una seconda funzione potrebbe comunque richiedere USB 2.0.
Modulo con due funzioni PCIe
- Considerare i collegamenti 0 e 1 come due connessioni x1 indipendenti.
- Verificare che lo slot scelto e il modulo implementino entrambi il secondo clock e il gruppo di segnali ausiliari.
Errori comuni
- Supporre che due tacche rendano disponibili al modulo tutti i segnali delle chiavi A ed E.
- Supporre che l'inserimento meccanico garantisca il cablaggio PCIe, USB o ausiliario richiesto.
- Considerare un modulo Intel CNVi/CNVio un normale modulo wireless PCIe/USB.
- Considerare i due collegamenti PCIe x1 un collegamento x2 garantito.
- Usare contatti DisplayPort, SDIO, audio o UART specifici dello slot senza il supporto di entrambi i dispositivi.
- Scambiare PET e PER perché i nomi dei segnali vengono letti dal punto di vista del modulo anziché dell'host.
- Specchiare l'impronta o confondere i numeri dei contatti del lato superiore e inferiore.
- Applicare 3.3 V ai segnali di gestione da 1.8 V senza verificarne la tolleranza.
Connettori correlati
| Connettore | Uso tipico | Nota di compatibilità |
|---|---|---|
| M.2 chiave A | Connettività wireless e video | I moduli A+E entrano meccanicamente, ma funzionano solo i segnali compatibili con la chiave A |
| M.2 chiave E | Connettività wireless | I moduli A+E entrano meccanicamente, ma funzionano solo i segnali compatibili con la chiave E |
| M.2 chiave B / B+M | WWAN e archiviazione | Tacche e assegnazioni dei pin diverse; non intercambiabili con A+E |
| M.2 chiave M | SSD NVMe e archiviazione PCIe x4 | Connettore destinato all'archiviazione; incompatibile con i moduli A+E |
Tutte le pagine delle piedinature PCIe M.2
Guida alla compatibilità · Chiave A · Chiave A+E · Chiave B · Chiave B+A · Chiave B+E · Chiave B+M · Chiave E · Chiave M
Specifiche ufficiali
- Panoramica della specifica PCI Express M.2 — PCI-SIG
- Miglioramenti di M.2 Socket 1 per le chiavi E e A+E — PCI-SIG
- Specifiche PCI Express — PCI-SIG
- Specifiche e documenti USB — USB-IF
- Specifica del bus I²C e manuale utente — NXP
Domande frequenti
A+E è un tipo di slot separato?
No. A+E descrive un modulo con due tacche, progettato per entrare meccanicamente negli slot compatibili con chiave A ed E.
Una scheda Wi-Fi A+E funziona in tutti gli slot con chiave A o E?
No. Lo slot deve fornire i segnali PCIe, USB e di controllo richiesti dalla scheda, e il firmware dell'host deve supportarla.
DisplayPort e SDIO sono disponibili su un modulo A+E generico?
Normalmente no. Queste funzioni usano contatti le cui assegnazioni differiscono tra le chiavi A ed E. Usarle solo quando host e modulo documentano esplicitamente la stessa piedinatura.
Un modulo Intel CNVi/CNVio funziona in qualsiasi slot A o E?
No. CNVi/CNVio usa una connettività specifica della piattaforma e richiede un chipset host e un'implementazione dello slot compatibili.
Il modulo può essere inserito a caldo?
Non presumerlo. Spegnere la piattaforma prima di inserire o rimuovere il modulo, salvo che la documentazione dell'apparecchiatura supporti esplicitamente l'inserimento a caldo.