PCIe M.2 — pinagem da chave E
M.2 Key E é um conector Socket 1 de 75 posições destinado principalmente a módulos de conectividade sem fio. Conforme o host e o módulo, ele pode oferecer PCIe, USB 2.0, SDIO, UART, PCM/I²S, I²C e sinais de controle de rádio.
Aviso de compatibilidade: A chave E define o formato do conector e a atribuição dos pinos, mas não garante quais interfaces o host realmente oferece. Módulos CNVi/CNVio podem usar a mesma chave mecânica, mas exigem uma plataforma Intel compatível. Consulte sempre a documentação do host e do módulo.
Visão geral do conector
| Propriedade | Valor |
|---|---|
| Família do conector | PCI Express M.2 / NGFF, Socket 1 |
| Entalhe da chave | Chave E, posições 24 a 31 |
| Contatos | 75 posições; 67 contatos elétricos com o entalhe da chave E |
| Uso principal | Módulos Wi-Fi, Bluetooth, GNSS, NFC e de outras tecnologias sem fio |
| Possíveis interfaces do host | 2 links PCIe x1 independentes, USB 2.0, SDIO, UART, PCM/I²S, I²C |
| Alimentação principal | 3,3 V |
A chave E não é o conector usual de um SSD M.2 NVMe. Dispositivos de armazenamento geralmente usam a chave M ou chave B+M. Alguns módulos sem fio têm borda de chave dupla A+E e podem se encaixar nos dois tipos de soquete, mas o funcionamento elétrico ainda depende das interfaces conectadas pelo host.
Diagrama de pinagem
Lado superior — pinos ímpares
Lado inferior — pinos pares
Tabela de atribuição de pinos
Os nomes dos sinais seguem a perspectiva do host/plataforma: PET é transmitido pelo host ao módulo, enquanto PER é recebido pelo host a partir do módulo. O link PCIe 1 e várias funções auxiliares são opcionais.
Legenda de cores: Alimentação · Terra · USB · PCIe · SDIO/áudio digital · I²C · Controle de rádio/plataforma
Lado superior
| Pino | Sinal | Função |
|---|---|---|
| 1 | GND | Terra |
| 3 / 5 | USB_D+ / USB_D− | Par de dados USB 2.0, frequentemente usado por Bluetooth |
| 7 | GND | Terra |
| 9 | SDIO_CLK / SYSCLK | Relógio SDIO ou relógio do sistema GNSS |
| 11 | SDIO_CMD | Comando SDIO |
| 13 / 15 / 17 / 19 | SDIO_DATA0 / DATA1 / DATA2 / DATA3 | Barramento de dados SDIO de quatro bits |
| 21 | SDIO_WAKE# | Solicitação de ativação do SDIO |
| 23 | SDIO_RESET# / TX_BLANKING | Reset do SDIO ou entrada de supressão de transmissão do GNSS |
| 24–31 | — | Entalhe mecânico da chave E; sem contatos |
| 33 | GND | Terra |
| 35 / 37 | PETp0 / PETn0 | Link PCIe 0, par de transmissão do host |
| 39 | GND | Terra |
| 41 / 43 | PERp0 / PERn0 | Link PCIe 0, par de recepção do host |
| 45 | GND | Terra |
| 47 / 49 | REFCLKp0 / REFCLKn0 | Relógio de referência diferencial do link PCIe 0 |
| 51 | GND | Terra |
| 53 | CLKREQ0# | Solicitação de relógio do link PCIe 0 |
| 55 | PEWAKE0# | Solicitação de ativação do link PCIe 0 |
| 57 | GND | Terra |
| 59 / 61 | PETp1 / PETn1 | Link PCIe 1 opcional, par de transmissão do host |
| 63 | GND | Terra |
| 65 / 67 | PERp1 / PERn1 | Link PCIe 1 opcional, par de recepção do host |
| 69 | GND | Terra |
| 71 / 73 | REFCLKp1 / REFCLKn1 | Relógio de referência diferencial do link PCIe 1 opcional |
| 75 | GND | Terra |
Lado inferior
| Pino | Sinal | Função |
|---|---|---|
| 2 / 4 | 3.3 V | Alimentação principal do módulo |
| 6 | LED_1# | Controle do LED de status em dreno aberto |
| 8 | PCM_CLK / I2S_SCK | Relógio serial PCM ou I²S |
| 10 | PCM_SYNC / I2S_WS | Sincronização de quadros PCM ou seleção de palavra I²S |
| 12 | PCM_IN / I2S_SD_IN | Entrada de dados seriais PCM ou I²S |
| 14 | PCM_OUT / I2S_SD_OUT | Saída de dados em série PCM ou I²S |
| 16 | LED_2# | Controle do LED de status em dreno aberto |
| 18 | GND ou VIO_CFG | Terra na atribuição convencional; indicação opcional da tensão de E/S aceita pelo módulo |
| 20 | UART_WAKE# | Solicitação de ativação da UART |
| 22 | UART_RXD | Recepção de dados da UART |
| 24–31 | — | Entalhe mecânico da chave E; sem contatos |
| 32 | UART_TXD | Transmissão de dados da UART |
| 34 | UART_CTS | Entrada de autorização para transmitir da UART |
| 36 | UART_RTS | Saída de solicitação para transmitir da UART |
| 38 / 40 / 42 | Definido pelo fabricante | Use somente quando ambos os dispositivos documentarem a função |
| 44 | COEX3 | Controle de coexistência sem fio |
| 46 | COEX_RXD | Recepção de coexistência sem fio |
| 48 | COEX_TXD | Transmissão de coexistência sem fio |
| 50 | SUSCLK | Relógio opcional de suspensão de 32 kHz |
| 52 | PERST0# | Reset do link PCIe 0 |
| 54 | W_DISABLE2# / BT_DISABLE# | Desativa a função de rádio 2 ou Bluetooth |
| 56 | W_DISABLE1# / WI-FI_DISABLE# | Desativa a função de rádio 1 ou Wi-Fi |
| 58 | I2C_DATA | Dados I²C |
| 60 | I2C_CLK | Relógio I²C |
| 62 | ALERT# | I²C / alerta de plataforma |
| 64 | VIO 1.8 V ou reservado | Alimentação opcional de E/S a 1,8 V introduzida pela atualização do Socket 1 |
| 66 | UIM_SWP / PERST1# | Protocolo UIM de fio único ou reset do link PCIe 1 opcional |
| 68 | UIM_POWER_SNK / CLKREQ1# | Entrada de alimentação UIM ou solicitação de relógio do link PCIe 1 opcional |
| 70 | UIM_POWER_SRC / GPIO_1 / PEWAKE1# | Saída de alimentação UIM, GPIO ou solicitação de ativação do link PCIe 1 opcional |
| 72 / 74 | 3.3 V | Alimentação principal do módulo |
Grupos de sinais
| Grupo | Pinos | Notas |
|---|---|---|
| Alimentação e terra | 2, 4, 64, 72, 74 e todos os pinos GND | Alimentação principal de 3,3 V, alimentação opcional de E/S a 1,8 V e retornos de terra |
| USB 2.0 | 3, 5 | Um link USB 2.0 bidirecional, frequentemente usado por Bluetooth |
| SDIO | 9, 11, 13, 15, 17, 19, 21, 23 | Barramento SDIO de quatro bits com relógio, comando, reset e ativação |
| Áudio PCM/I²S | 8, 10, 12, 14 | Relógio, sincronização de quadros, entrada e saída de áudio digital |
| Link PCIe 0 | 35, 37, 41, 43, 47, 49, 52, 53, 55 | Link PCIe x1 com relógio de referência, reset, solicitação de relógio e ativação |
| Link PCIe 1 | 59, 61, 65–73 | Segundo link PCIe x1 opcional; alguns pinos de controle são compartilhados com funções UIM/GPIO |
| UART | 20, 22, 32, 34, 36 | Dados UART, controle de fluxo por hardware e ativação |
| I²C | 58, 60, 62 | Barramento de gerenciamento a 1,8 V e alerta |
| Controle de rádio | 6, 16, 44, 46, 48, 50, 54, 56 | LEDs, controles de desativação, relógio de suspensão e coexistência |
Os dois grupos PCIe geralmente são tratados como links x1 independentes. Não presuma que o host os combine em um link x2 nem que o link 1 esteja conectado.
Especificações elétricas
| Interface | Valor de projeto / exigência |
|---|---|
| Alimentação principal | 3,3 V nominais nos pinos 2, 4, 72 e 74 |
| Alimentação opcional de E/S | VIO de 1,8 V no pino 64 quando suportado; use VIO_CFG para verificar a capacidade do módulo |
| Pares PCIe | 85 Ω diferenciais nominais; instale capacitores de acoplamento CA em cada transmissor conforme exigido pelo PCIe |
| Relógio de referência PCIe | Relógio diferencial de 100 MHz quando se usa a arquitetura de relógio comum |
| Par USB 2.0 | 90 Ω diferenciais nominais |
| E/S de SDIO, UART, I²C e áudio | Geralmente 1,8 V; verifique a tensão exata dos sinais para o host e o módulo |
| Sinais ativos em nível baixo | Nomes terminados em # são ativados em nível baixo |
| Pinos alternativos ou definidos pelo fabricante | Não conecte sem consultar a especificação M.2 atual e as fichas técnicas dos dois dispositivos |
Mantenha cada par de alta velocidade curto, com impedância controlada e roteado sobre um plano de referência contínuo. Igualize o comprimento das duas trilhas de cada par e evite vias, trechos em derivação, aberturas no plano, nós de comutação e mudanças de camada desnecessárias.
Orientação do conector
- Os diagramas mostram a borda de contatos do módulo, não os terminais de solda do soquete.
- O lado superior, dos componentes, contém os pinos ímpares; o lado inferior contém os pinos pares.
- O pino 1 fica na extremidade oposta ao pino 75. O entalhe da chave E substitui as posições 24–31.
- A disposição dos terminais do soquete pode parecer espelhada em relação ao módulo. Siga o footprint de PCB recomendado pelo fabricante do conector.
Configurações comuns de ligação
Wi-Fi mais módulo Bluetooth
- Use o link PCIe 0 para Wi-Fi e o USB 2.0 nos pinos 3 e 5 para Bluetooth, se o módulo assim especificar.
- Conecte 3,3 V, todos os pinos de terra necessários, PERST0#, CLKREQ0# e PEWAKE0#.
- Roteie W_DISABLE#, LED#, sinais de coexistência e controle da antena apenas quando o produto exigir.
Módulo sem fio SDIO
- Roteie o relógio SDIO, o comando, as quatro linhas de dados e os sinais de reset e ativação.
- Confirme o domínio de sinalização de 1,8 V e a frequência de relógio SDIO permitida nas fichas técnicas dos dois dispositivos.
Módulo habilitado para UART ou áudio
- Roteie UART ou PCM/I²S somente quando o módulo documentar essas funções.
- Verifique a direção dos sinais, o domínio de tensão, qual dispositivo fornece o relógio e se são necessários resistores de pull-up.
Módulo duplo PCIe
- Trate os links 0 e 1 como duas conexões x1 independentes.
- Associe os pares de dados, relógio, reset, solicitação de relógio e ativação de cada link ao respectivo número de link.
Erros comuns
- Presumir que todo módulo de chave E ou A+E com encaixe físico seja eletricamente compatível.
- Tratar um módulo Intel CNVi/CNVio como um módulo sem fio PCIe/USB padrão.
- Conectar um SSD de chave M ou B+M a um soquete de conectividade da chave E.
- Tratar os dois links PCIe x1 como um link x2 garantido.
- Inverter PET e PER ao interpretar os nomes dos sinais pela perspectiva do módulo em vez da perspectiva do host.
- Espelhar o footprint ou confundir a numeração dos contatos das faces superior e inferior.
- Aplicar 3,3 V a sinais SDIO, UART, I²C ou de controle de 1,8 V sem verificar a tolerância.
- Conectar pinos alternativos ou definidos pelo fabricante sem verificar a revisão aplicável da especificação.
Conectores relacionados
| Conector | Uso típico | Nota de compatibilidade |
|---|---|---|
| M.2 chave A / A+E | Conectividade sem fio | Um módulo A+E pode se encaixar nos dois tipos de soquete, mas só as interfaces com ligações compartilhadas funcionarão |
| M.2 chave B | WWAN, SATA, PCIe x2 | Entalhes e atribuições de pinos diferentes; não são diretamente intercambiáveis |
| M.2 chave M | SSD NVMe, PCIe x4 | Conector voltado a armazenamento; incompatível com a chave E |
| Mini PCI Express | Placas sem fio antigas | Conector de 52 pinos e pinagem diferentes; pode exigir um adaptador ativo |
Todas as páginas de pinout PCIe M.2
Guia de compatibilidade · Chave A · Chave A+E · Chave B · Chave B+A · Chave B+E · Chave B+M · Chave E · Chave M
Especificações oficiais
- Visão geral da especificação PCI Express M.2 — PCI-SIG
- Aprimoramentos do Socket 1 M.2 — PCI-SIG
- Especificações PCI Express — PCI-SIG
- Especificações e documentos USB — USB-IF
- Especificação do barramento I²C e manual do usuário — NXP
FAQ
Um módulo de chave A pode ser instalado em um soquete de chave E?
Apenas um módulo com borda de chave dupla A+E compatível pode se encaixar fisicamente nos dois tipos de soquete. O funcionamento elétrico ainda depende das interfaces conectadas pelo host e usadas pelo módulo.
Um soquete de chave E aceita um SSD NVMe?
Em geral, não. SSDs NVMe normalmente usam as chaves M ou B+M e exigem um soquete voltado a armazenamento.
Ambos os links PCIe estão sempre disponíveis?
Não. A pinagem prevê dois grupos PCIe independentes, mas o host pode conectar um, ambos ou nenhum deles.
Um módulo Intel CNVi/CNVio funciona em qualquer soquete de chave E?
Não. CNVi/CNVio usa conexões específicas da plataforma e exige uma implementação compatível do chipset e do soquete.
O conector permite conexão a quente?
Não presuma que sim. Desligue a plataforma antes de inserir ou remover um módulo, a menos que a documentação do equipamento permita explicitamente a conexão a quente.