PCIe M.2 — pinagem da chave A
M.2 Key A é um conector Socket 1 de 75 posições destinado principalmente a módulos de conectividade sem fio. Ele pode oferecer dois links PCIe independentes, USB 2.0, quatro pistas DisplayPort, I²C e sinais de controle da plataforma.
Aviso de compatibilidade: A chave A define o formato do conector e a atribuição dos pinos, mas não garante quais interfaces o host realmente oferece. Consulte sempre a documentação do host e do módulo.
Visão geral do conector
| Propriedade | Valor |
|---|---|
| Família do conector | PCI Express M.2 / NGFF, Socket 1 |
| Entalhe da chave | Chave A, posições 8 a 15 |
| Contatos | 75 posições; 67 contatos elétricos com a chave A |
| Uso principal | Módulos Wi-Fi, Bluetooth, NFC, GNSS, WiGig e de outras tecnologias de conectividade |
| Possíveis interfaces do host | 2 × PCIe x1, USB 2.0, DisplayPort x4, I²C |
| Alimentação principal | 3,3 V |
A chave A não é o conector usual de um SSD M.2 NVMe. Dispositivos de armazenamento normalmente usam a chave M ou chave B+M.
Diagrama de pinagem
Lado superior — pinos ímpares
Lado inferior — pinos pares
Tabela de atribuição de pinos
Os nomes dos sinais seguem a perspectiva do host/plataforma: PET é transmitido pelo host ao módulo, enquanto PER é recebido pelo host a partir do módulo.
Legenda de cores: Alimentação · Terra · USB · PCIe · DisplayPort · I²C · Controle de rádio
Lado superior
| Pino | Sinal | Função |
|---|---|---|
| 1 | GND | Terra |
| 3 | USB_D+ | Dados positivos USB 2.0 |
| 5 | USB_D− | Dados negativos USB 2.0 |
| 7 | GND | Terra |
| 8–15 | — | Entalhe mecânico da chave A; sem contatos |
| 17 | DP_MLDIR | Controle de direção do link principal DisplayPort |
| 19 / 21 | DP_ML3n / DP_ML3p | Pista 3 do DisplayPort |
| 23 | GND | Terra |
| 25 / 27 | DP_ML2n / DP_ML2p | Pista 2 do DisplayPort |
| 29 | GND | Terra |
| 31 | DP_HPD | Detecção de conexão do DisplayPort |
| 33 | GND | Terra |
| 35 / 37 | PETp0 / PETn0 | Link PCIe 0, par de transmissão do host |
| 39 | GND | Terra |
| 41 / 43 | PERp0 / PERn0 | Link PCIe 0, par de recepção do host |
| 45 | GND | Terra |
| 47 / 49 | REFCLKp0 / REFCLKn0 | Relógio de referência do link PCIe 0 |
| 51 | GND | Terra |
| 53 | CLKREQ0# | Solicitação de relógio do link PCIe 0 |
| 55 | PEWAKE0# | Solicitação de ativação do link PCIe 0 |
| 57 | GND | Terra |
| 59 / 61 | PETp1 / PETn1 | Link PCIe 1, par de transmissão do host |
| 63 | GND | Terra |
| 65 / 67 | PERp1 / PERn1 | Link PCIe 1, par de recepção do host |
| 69 | GND | Terra |
| 71 / 73 | REFCLKp1 / REFCLKn1 | Relógio de referência do link PCIe 1 |
| 75 | GND | Terra |
Lado inferior
| Pino | Sinal | Função |
|---|---|---|
| 2 / 4 | 3.3 V | Alimentação principal do módulo |
| 6 | LED_1# | Controle do LED de status em dreno aberto |
| 8–15 | — | Entalhe mecânico da chave A; sem contatos |
| 16 | LED_2# | Controle do LED de status em dreno aberto |
| 18 | VIO_CFG | Entrada de configuração de E/S |
| 20 / 22 | DP_AUXn / DP_AUXp | Canal auxiliar DisplayPort |
| 24 | GND | Terra |
| 26 / 28 | DP_ML1n / DP_ML1p | Pista 1 do DisplayPort |
| 30 | GND | Terra |
| 32 / 34 | DP_ML0n / DP_ML0p | Pista 0 do DisplayPort |
| 36 | GND | Terra |
| 38 / 40 / 42 | Definido pelo fabricante | Use somente quando ambos os dispositivos documentarem a função |
| 44 | COEX3 | Controle de coexistência sem fio |
| 46 | COEX_RXD | Recepção de coexistência sem fio |
| 48 | COEX_TXD | Transmissão de coexistência sem fio |
| 50 | SUSCLK | Relógio de suspensão |
| 52 | PERST0# | Reset do link PCIe 0 |
| 54 | W_DISABLE2# | Desativa a função sem fio 2 |
| 56 | W_DISABLE1# | Desativa a função sem fio 1 |
| 58 | I2C_DATA | Dados I²C |
| 60 | I2C_CLK | Relógio I²C |
| 62 | ALERT# | I²C / alerta de plataforma |
| 64 | VIO 1.8 V | Alimentação de E/S a 1,8 V |
| 66 | PERST1# | Reset do link PCIe 1 |
| 68 | CLKREQ1# | Solicitação de relógio do link PCIe 1 |
| 70 | PEWAKE1# | Solicitação de ativação do link PCIe 1 |
| 72 / 74 | 3.3 V | Alimentação principal do módulo |
Grupos de sinais
| Grupo | Pinos | Notas |
|---|---|---|
| Alimentação e terra | 2, 4, 64, 72, 74 e todos os pinos GND | Alimentação principal de 3,3 V, alimentação de E/S a 1,8 V e retornos de terra |
| Configuração de E/S | 18 | Entrada de configuração de E/S específica da plataforma |
| USB 2.0 | 3, 5 | Um link USB 2.0 bidirecional, frequentemente usado por Bluetooth |
| Link PCIe 0 | 35, 37, 41, 43, 47, 49, 52, 53, 55 | Link PCIe x1 com relógio de referência, reset, solicitação de relógio e ativação |
| Link PCIe 1 | 59, 61, 65, 67, 66, 68, 70, 71, 73 | Segundo link PCIe x1 independente |
| DisplayPort | 17, 19–22, 25–28, 31–34 | Quatro pistas principais, canal AUX, HPD e controle de direção |
| I²C | 58, 60, 62 | Barramento de gerenciamento a 1,8 V e alerta |
| Controle de rádio | 6, 16, 44, 46, 48, 50, 54, 56 | LEDs, controles de desativação, relógio de suspensão e coexistência |
Os dois grupos PCIe geralmente são tratados como links x1 independentes. Não presuma que o host os combine em um link x2.
Especificações elétricas
| Interface | Valor de projeto / exigência |
|---|---|
| Alimentação principal | 3,3 V nominais nos pinos 2, 4, 72 e 74 |
| Gerenciamento de E/S | VIO de 1,8 V no pino 64; confirme os níveis de todos os sinais de controle na especificação do módulo |
| Pares PCIe | 85 Ω diferenciais nominais; instale capacitores de acoplamento CA em cada transmissor conforme exigido pelo PCIe |
| Relógio de referência PCIe | Relógio diferencial de 100 MHz quando se usa a arquitetura de relógio comum |
| Par USB 2.0 | 90 Ω diferenciais nominais |
| Pares DisplayPort | 100 Ω diferenciais nominais |
| Sinais ativos em nível baixo | Nomes terminados em # são ativados em nível baixo |
| Pinos não usados ou definidos pelo fabricante | Deixe desconectados, salvo quando a documentação do host e do módulo definir sua função |
Mantenha os pares de alta velocidade curtos, com comprimentos correspondentes quando necessário e sobre um plano de referência contínuo, afastados de aberturas no plano, nós de comutação e furos de fixação do conector.
Orientação do conector
- Os diagramas mostram a borda de contatos do módulo, não os terminais de solda do soquete.
- O lado superior, dos componentes, contém os pinos ímpares; o lado inferior contém os pinos pares.
- O pino 1 fica na extremidade oposta ao pino 75. O entalhe da chave A substitui as posições 8–15, perto do pino 1.
- A disposição dos terminais do soquete pode parecer espelhada em relação ao módulo. Siga o footprint de PCB recomendado pelo fabricante do conector.
Configurações comuns de ligação
Wi-Fi mais módulo Bluetooth
- Use o link PCIe 0 para Wi-Fi e o USB 2.0 nos pinos 3 e 5 para Bluetooth.
- Conecte 3,3 V, todos os pinos de terra especificados, PERST0#, CLKREQ0# e PEWAKE0#.
- Roteie W_DISABLE# e LED# apenas quando o produto exigir.
Módulo com dois links de conectividade
- Use os links PCIe 0 e 1 como duas conexões x1 independentes.
- Associe o relógio, reset, solicitação de relógio e ativação de cada link ao respectivo número de link.
Módulo de conectividade DisplayPort
- Roteie todas as pistas principais necessárias, o canal AUX, HPD e DP_MLDIR.
- Verifique a quantidade e o mapeamento das pistas, o suporte à inversão de polaridade e os requisitos de tensão AUX nas fichas técnicas dos dois dispositivos.
Módulo gerenciado por I²C
- Conecte I2C_DATA, I2C_CLK, ALERT# e o domínio correto de E/S a 1,8 V.
- Dimensione os resistores de pull-up conforme a plataforma especificar; pull-ups duplicados podem deixar a resistência equivalente muito baixa.
Erros comuns
- Presumir que qualquer placa M.2 com encaixe físico seja eletricamente compatível.
- Conectar um SSD de chave M ou B+M a um soquete de conectividade da chave A.
- Tratar os dois links PCIe x1 como um link x2 garantido.
- Inverter PET e PER ao interpretar os nomes dos sinais pela perspectiva do módulo em vez da perspectiva do host.
- Espelhar o footprint ou confundir a numeração dos contatos das faces superior e inferior.
- Aplicar 3,3 V a sinais de gerenciamento de 1,8 V sem verificar a tolerância.
- Conectar pinos definidos pelo fabricante ou contar com conexão a quente sem suporte explícito.
Conectores relacionados
| Conector | Uso típico | Nota de compatibilidade |
|---|---|---|
| M.2 chave E | Conectividade sem fio | Módulos de chave dupla A+E podem se encaixar em soquetes das duas chaves, mas só as interfaces com ligações compartilhadas funcionarão |
| M.2 chave B | WWAN, SATA, PCIe x2 | Entalhes e atribuições de pinos diferentes; não são diretamente intercambiáveis |
| M.2 chave M | SSD NVMe, PCIe x4 | Conector voltado a armazenamento; incompatível com a chave A |
| Mini PCI Express | Placas sem fio antigas | Conector de 52 pinos e pinagem diferentes; pode exigir um adaptador ativo |
Todas as páginas de pinout PCIe M.2
Guia de compatibilidade · Chave A · Chave A+E · Chave B · Chave B+A · Chave B+E · Chave B+M · Chave E · Chave M
Especificações oficiais
- Visão geral da especificação PCI Express M.2 — PCI-SIG
- Especificações PCI Express — PCI-SIG
- Especificações e documentos USB — USB-IF
- Normas DisplayPort — VESA
- Especificação do barramento I²C e manual do usuário — NXP
FAQ
Um módulo de chave E pode ser instalado em um soquete de chave A?
Apenas um módulo com borda de chave dupla A+E compatível pode se encaixar fisicamente nos dois tipos de soquete. O funcionamento elétrico ainda depende das interfaces conectadas pelo host e usadas pelo módulo.
Um soquete de chave A aceita um SSD NVMe?
Em geral, não. SSDs NVMe normalmente usam as chaves M ou B+M e exigem um soquete voltado a armazenamento.
Ambos os links PCIe estão sempre disponíveis?
Não. A pinagem prevê dois grupos PCIe independentes, mas o host pode conectar um, ambos ou nenhum deles.
Cada interface pode ser usada simultaneamente?
Não necessariamente. Alguns pinos têm função dedicada, mas as combinações disponíveis dependem da plataforma e da implementação do módulo.
O conector permite conexão a quente?
Não presuma que sim. Desligue a plataforma antes de inserir ou remover um módulo, a menos que a documentação do equipamento permita explicitamente a conexão a quente.