PCIe M.2 — rozkład styków Key E
M.2 Key E to 75-pozycyjne złącze Socket 1 przeznaczone głównie do modułów łączności bezprzewodowej. W zależności od hosta i modułu może udostępniać PCIe, USB 2.0, SDIO, UART, PCM/I²S, I²C oraz sygnały sterowania radiem.
Uwaga dotycząca zgodności: Key E określa kształt złącza i rozmieszczenie styków, a nie interfejsy rzeczywiście podłączone przez hosta. Moduły CNVi/CNVio mogą mieć to samo wycięcie mechaniczne, lecz wymagają zgodnej platformy Intel. Zawsze sprawdź dokumentację hosta i modułu.
Przegląd złącza
| Właściwość | Wartość |
|---|---|
| Rodzina złączy | PCI Express M.2 / NGFF, Socket 1 |
| Wycięcie klucza | Key E, pozycje 24 do 31 |
| Styki | 75 pozycji; 67 styków elektrycznych po uwzględnieniu wycięcia Key E |
| Główne zastosowanie | Moduły Wi-Fi, Bluetooth, GNSS, NFC i inne moduły łączności bezprzewodowej |
| Możliwe interfejsy hosta | 2 niezależne łącza PCIe x1, USB 2.0, SDIO, UART, PCM/I²S, I²C |
| Główne zasilanie | 3.3 V |
Key E nie jest zwykłym złączem dla dysku SSD M.2 NVMe. Urządzenia pamięci masowej zazwyczaj używają Key M lub Key B+M. Niektóre moduły bezprzewodowe mają wycięcia krawędziowe A+E i pasują do obu gniazd, ale działanie nadal zależy od interfejsów podłączonych przez hosta.
Schemat rozmieszczenia styków
Górna strona — styki nieparzyste
Dolna strona — styki parzyste
Tabela przypisania styków
Nazwy sygnałów opisano z perspektywy hosta/platformy: sygnał PET host wysyła do modułu, a sygnał PER host odbiera z modułu. Łącze PCIe 1 i niektóre funkcje pomocnicze są opcjonalne.
Legenda kolorów: Zasilanie · Masa · USB · PCIe · SDIO / cyfrowe audio · I²C · Sterowanie radiem / platformą
Górna strona
| Styk | Sygnał | Funkcja |
|---|---|---|
| 1 | GND | Masa |
| 3 / 5 | USB_D+ / USB_D− | Para danych USB 2.0, często używana przez Bluetooth |
| 7 | GND | Masa |
| 9 | SDIO_CLK / SYSCLK | Zegar SDIO lub zegar systemowy GNSS |
| 11 | SDIO_CMD | Linia poleceń SDIO |
| 13 / 15 / 17 / 19 | SDIO_DATA0 / DATA1 / DATA2 / DATA3 | Czterobitowa magistrala danych SDIO |
| 21 | SDIO_WAKE# | Żądanie wybudzenia SDIO |
| 23 | SDIO_RESET# / TX_BLANKING | Reset SDIO lub wejście blokowania nadawania GNSS |
| 24–31 | — | Mechaniczne wycięcie Key E; brak styków |
| 33 | GND | Masa |
| 35 / 37 | PETp0 / PETn0 | Para nadawcza hosta dla łącza PCIe 0 |
| 39 | GND | Masa |
| 41 / 43 | PERp0 / PERn0 | Para odbiorcza hosta dla łącza PCIe 0 |
| 45 | GND | Masa |
| 47 / 49 | REFCLKp0 / REFCLKn0 | Różnicowy zegar odniesienia dla łącza PCIe 0 |
| 51 | GND | Masa |
| 53 | CLKREQ0# | Żądanie zegara dla łącza PCIe 0 |
| 55 | PEWAKE0# | Żądanie wybudzenia dla łącza PCIe 0 |
| 57 | GND | Masa |
| 59 / 61 | PETp1 / PETn1 | Opcjonalna para nadawcza hosta dla łącza PCIe 1 |
| 63 | GND | Masa |
| 65 / 67 | PERp1 / PERn1 | Opcjonalna para odbiorcza hosta dla łącza PCIe 1 |
| 69 | GND | Masa |
| 71 / 73 | REFCLKp1 / REFCLKn1 | Opcjonalny różnicowy zegar odniesienia dla łącza PCIe 1 |
| 75 | GND | Masa |
Dolna strona
| Styk | Sygnał | Funkcja |
|---|---|---|
| 2 / 4 | 3.3 V | Główne zasilanie modułu |
| 6 | LED_1# | Sterowanie diodą stanu LED przez wyjście typu otwarty dren |
| 8 | PCM_CLK / I2S_SCK | Zegar szeregowy PCM lub I²S |
| 10 | PCM_SYNC / I2S_WS | Synchronizacja ramki PCM lub wybór słowa I²S |
| 12 | PCM_IN / I2S_SD_IN | Wejście danych szeregowych PCM lub I²S |
| 14 | PCM_OUT / I2S_SD_OUT | Wyjście danych szeregowych PCM lub I²S |
| 16 | LED_2# | Sterowanie diodą stanu LED przez wyjście typu otwarty dren |
| 18 | GND lub VIO_CFG | Masa w standardowym przypisaniu; opcjonalnie wskazanie obsługi napięcia I/O |
| 20 | UART_WAKE# | Żądanie wybudzenia UART |
| 22 | UART_RXD | Dane odbierane przez UART |
| 24–31 | — | Mechaniczne wycięcie Key E; brak styków |
| 32 | UART_TXD | Dane nadawane przez UART |
| 34 | UART_CTS | Wejście zezwolenia na nadawanie UART |
| 36 | UART_RTS | Wyjście żądania nadawania UART |
| 38 / 40 / 42 | Zdefiniowane przez producenta | Używaj tylko wtedy, gdy funkcję opisano w dokumentacji obu urządzeń |
| 44 | COEX3 | Sterowanie współistnieniem interfejsów radiowych |
| 46 | COEX_RXD | Odbiór sygnału współistnienia interfejsów radiowych |
| 48 | COEX_TXD | Nadawanie sygnału współistnienia interfejsów radiowych |
| 50 | SUSCLK | Opcjonalny zegar uśpienia 32 kHz |
| 52 | PERST0# | Reset łącza PCIe 0 |
| 54 | W_DISABLE2# / BT_DISABLE# | Wyłączenie funkcji radiowej 2 lub Bluetooth |
| 56 | W_DISABLE1# / WI-FI_DISABLE# | Wyłączenie funkcji radiowej 1 lub Wi-Fi |
| 58 | I2C_DATA | Dane I²C |
| 60 | I2C_CLK | Zegar I²C |
| 62 | ALERT# | Sygnał alarmowy I²C / platformy |
| 64 | VIO 1.8 V lub zarezerwowane | Opcjonalne zasilanie I/O 1.8 V wprowadzone w rozszerzeniu Socket 1 |
| 66 | UIM_SWP / PERST1# | Jednoprzewodowy protokół UIM lub opcjonalny reset łącza PCIe 1 |
| 68 | UIM_POWER_SNK / CLKREQ1# | Wejście zasilania UIM lub opcjonalne żądanie zegara dla łącza PCIe 1 |
| 70 | UIM_POWER_SRC / GPIO_1 / PEWAKE1# | Źródło zasilania UIM, GPIO lub opcjonalne żądanie wybudzenia łącza PCIe 1 |
| 72 / 74 | 3.3 V | Główne zasilanie modułu |
Grupy sygnałów
| Grupa | Styki | Uwagi |
|---|---|---|
| Zasilanie i masa | 2, 4, 64, 72, 74 i wszystkie styki GND | Główne zasilanie 3.3 V, opcjonalne zasilanie I/O 1.8 V oraz drogi powrotne przez masę |
| USB 2.0 | 3, 5 | Jedno dwukierunkowe łącze USB 2.0, często używane przez Bluetooth |
| SDIO | 9, 11, 13, 15, 17, 19, 21, 23 | Czterobitowa magistrala SDIO z zegarem, poleceniami, resetem i wybudzaniem |
| Dźwięk PCM / I²S | 8, 10, 12, 14 | Zegar dźwięku cyfrowego, synchronizacja ramek, wejście i wyjście |
| Łącze PCIe 0 | 35, 37, 41, 43, 47, 49, 52, 53, 55 | Łącze PCIe x1 z zegarem odniesienia, resetem, żądaniem zegara i wybudzaniem |
| Łącze PCIe 1 | 59, 61, 65–73 | Opcjonalne drugie łącze PCIe x1; część styków sterujących współdzieli funkcje UIM/GPIO |
| UART | 20, 22, 32, 34, 36 | Dane UART, sprzętowa kontrola przepływu i wybudzanie |
| I²C | 58, 60, 62 | Magistrala zarządzania 1.8 V i sygnał alarmowy |
| Sterowanie radiem | 6, 16, 44, 46, 48, 50, 54, 56 | Diody LED, sygnały wyłączenia, zegar uśpienia i współistnienie interfejsów |
Dwie grupy PCIe zazwyczaj stanowią niezależne łącza x1. Nie zakładaj, że host łączy je w jedno łącze x2 ani że łącze 1 jest podłączone.
Parametry elektryczne
| Interfejs | Wartość / wymaganie projektowe |
|---|---|
| Główne zasilanie | Nominalne 3.3 V na stykach 2, 4, 72 i 74 |
| Opcjonalne zasilanie I/O | 1.8 V VIO na styku 64, jeśli jest obsługiwane; użyj VIO_CFG do sprawdzenia możliwości modułu |
| Pary PCIe | Nominalna impedancja różnicowa 85 Ω; umieść kondensatory sprzęgające AC na każdym nadajniku zgodnie z wymaganiami PCIe |
| Zegar odniesienia PCIe | Zegar różnicowy 100 MHz przy zastosowaniu architektury ze wspólnym zegarem |
| Para USB 2.0 | Nominalna impedancja różnicowa 90 Ω |
| Wejścia i wyjścia SDIO, UART, I²C i audio | Zwykle 1.8 V; sprawdź dokładne napięcie sygnałów dla hosta i modułu |
| Sygnały aktywne w stanie niskim | Nazwy zakończone znakiem # oznaczają aktywację niskim poziomem |
| Styki producenta / funkcje alternatywne | Nie łącz ich bez sprawdzenia aktualnej specyfikacji M.2 i dokumentacji obu urządzeń |
Prowadź każdą szybką parę możliwie krótko, z kontrolowaną impedancją i nad ciągłą płaszczyzną odniesienia. Dopasuj długości ścieżek w każdej parze oraz unikaj przelotek, nieużywanych odcinków, przerw w płaszczyźnie, węzłów przełączających i zbędnych zmian warstwy.
Orientacja złącza
- Rysunki przedstawiają krawędź stykową modułu, a nie pola lutownicze gniazda.
- Górna strona z elementami ma styki nieparzyste, a dolna strona ma styki parzyste.
- Styk 1 leży na końcu przeciwnym do styku 75. Wycięcie Key E zastępuje pozycje 24–31.
- Układ pól gniazda na płytce może być lustrzanym odbiciem modułu. Stosuj zalecany footprint PCB producenta złącza.
Typowe konfiguracje połączeń
Moduł Wi-Fi i Bluetooth
- Jeśli przewiduje to dokumentacja modułu, użyj łącza PCIe 0 dla Wi-Fi oraz USB 2.0 na stykach 3 i 5 dla Bluetooth.
- Podłącz 3.3 V, wszystkie wymagane styki masy oraz PERST0#, CLKREQ0# i PEWAKE0#.
- Sygnały W_DISABLE#, LED#, współistnienia interfejsów i sterowania anteną podłączaj tylko wtedy, gdy wymaga tego produkt.
Moduł bezprzewodowy SDIO
- Podłącz zegar SDIO, linię poleceń, cztery linie danych, reset i sygnał wybudzenia.
- Sprawdź domenę sygnałową 1.8 V i dopuszczalną częstotliwość zegara SDIO w dokumentacji obu urządzeń.
Moduł z UART lub interfejsem audio
- Podłącz UART albo PCM/I²S tylko wtedy, gdy moduł obsługuje te funkcje według dokumentacji.
- Sprawdź kierunek sygnałów, domenę napięciową, źródło zegara i potrzebę rezystorów podciągających.
Moduł z dwoma łączami PCIe
- Traktuj łącza 0 i 1 jako dwa niezależne połączenia x1.
- Pary danych, zegar, reset, żądanie zegara i sygnały wybudzenia każdego łącza przypisz do właściwego numeru łącza.
Typowe błędy
- Założenie, że każdy moduł fizycznie pasujący do gniazda Key E lub A+E jest też zgodny elektrycznie.
- Traktowanie modułu Intel CNVi/CNVio jak zwykłego modułu bezprzewodowego PCIe/USB.
- Próba włożenia dysku SSD Key M lub B+M do gniazda łączności Key E.
- Traktowanie dwóch łączy PCIe x1 jak gwarantowanego łącza x2.
- Zamiana PET z PER wskutek odczytania nazw sygnałów z perspektywy modułu zamiast hosta.
- Lustrzane odwrócenie układu pól lub pomylenie numerów styków górnej i dolnej strony.
- Doprowadzenie 3.3 V do sygnałów SDIO, UART, I²C lub sterujących pracujących przy 1.8 V bez sprawdzenia tolerancji.
- Podłączenie styków producenta lub funkcji alternatywnych bez sprawdzenia właściwej wersji specyfikacji.
Powiązane złącza
| Złącze | Typowe zastosowanie | Uwagi o zgodności |
|---|---|---|
| M.2 Key A / A+E | Łączność bezprzewodowa | Moduł A+E może pasować do obu gniazd, ale działają tylko interfejsy wspólne i podłączone przez hosta |
| M.2 Key B | WWAN, SATA, PCIe x2 | Inne wycięcie i przypisanie styków; brak bezpośredniej zamienności |
| M.2 Key M | SSD NVMe, PCIe x4 | Złącze do pamięci masowej; niezgodne z Key E |
| Mini PCI Express | Starsze karty bezprzewodowe | Inne złącze 52-stykowe i inny rozkład styków; może być potrzebny aktywny adapter |
Wszystkie rozkłady styków PCIe M.2
Przewodnik po zgodności · Key A · Key A+E · Key B · Key B+A · Key B+E · Key B+M · Key E · Key M
Oficjalne specyfikacje
- Przegląd specyfikacji PCI Express M.2 — PCI-SIG
- Rozszerzenia M.2 Socket 1 — PCI-SIG
- Specyfikacje PCI Express — PCI-SIG
- Specyfikacje i dokumenty USB — USB-IF
- Specyfikacja magistrali I²C i podręcznik użytkownika — NXP
FAQ
Czy moduł Key A można zainstalować w gnieździe Key E?
Fizycznie do obu gniazd pasuje tylko moduł ze zgodnymi wycięciami krawędziowymi A+E. Działanie elektryczne zależy jednak od interfejsów podłączonych przez hosta i używanych przez moduł.
Czy gniazdo Key E obsługuje dysk SSD NVMe?
Zwykle nie. Dyski SSD NVMe przeważnie używają Key M lub B+M i wymagają gniazda przeznaczonego do pamięci masowej.
Czy oba łącza PCIe są zawsze dostępne?
Nie. Rozkład styków przewiduje dwie niezależne grupy łącza PCIe, lecz host może podłączyć jedno, oba albo żadne.
Czy moduł Intel CNVi/CNVio zadziała w każdym gnieździe Key E?
Nie. CNVi/CNVio korzysta z połączeń właściwych dla platformy i wymaga zgodnego chipsetu hosta oraz odpowiedniej implementacji gniazda.
Czy złącze obsługuje wymianę podczas pracy?
Nie zakładaj tego. Przed włożeniem lub wyjęciem modułu wyłącz zasilanie urządzenia, chyba że jego dokumentacja wyraźnie dopuszcza wymianę podczas pracy.