Sprawdzanie zgodności poziomów logicznych
Sprawdź poziomy CMOS i TTL, oblicz marginesy zakłóceń HIGH i LOW i wykryj niedopasowanie napięć między układami cyfrowymi.
Nadajnik sygnału
Wydajność prądowa opcjonalnie
Odbiornik sygnału
Wydajność prądowa opcjonalnie
Warunki projektowe
Nadajnik sygnału → Odbiornik sygnału
- Wyjście LOW
- 0 V … 0,33 V
- Wyjście HIGH
- 2,97 V … 3,3 V
- Maksymalne wejście LOW VIL(max)
- 0,8 V
- Minimalne wejście HIGH VIH(min)
- 2 V
- Minimalne napięcie pracy VIN(min)
- 0 V
- Maksymalne napięcie pracy VIN(max)
- 5 V
- Bezwzględne minimalne napięcie wejścia
- -0,3 V
- Bezwzględne maksymalne napięcie wejścia
- 5,3 V
Ocena jednego kierunku
Za mało danych
Margines zakłóceń HIGH
✓ Spełnione
Margines zakłóceń LOW
✓ Spełnione
Sprawdzone kryteria
- Margines zakłóceń HIGH
- ✓ Spełnione
- Margines zakłóceń LOW
- ✓ Spełnione
- Zalecany zakres pracy wejścia
- ✓ Spełnione
- Bezwzględne granice wejścia
- ✓ Spełnione
Niesprawdzone kryteria
- Wydajność prądowa
- ? Nie sprawdzono
Wydajność prądowa: HIGH Nie sprawdzono · LOW Nie sprawdzono
Warunki projektowe
Wszystkie ustawienia są poglądowymi założeniami, a nie specyfikacją elementów. Zastąp każdą wartość gwarantowanymi danymi katalogowymi dla swojego zasilania, temperatury i obciążenia. Proporcje CMOS nie są uniwersalne. Prądy pozostają nieznane.
VCC jest informacyjne i nie zastępuje granic wyprowadzeń. VIN(min/max) to zalecane granice pracy; granice bezwzględne dotyczą narażeń, a nie normalnej pracy. Brak dolnej lub górnej granicy uniemożliwia potwierdzenie zgodności.
Sprawdzany jest tylko kierunek nadajnik → odbiornik. Zamiana wymienia pełne profile z niezależnie wpisanymi danymi wejść i wyjść; nie przekształca specyfikacji wyjścia w specyfikację wejścia. Danych kierunku odwrotnego może brakować.
Podaj dodatnie moduły prądu w mA, gwarantowane przy zadanych VOH/VOL. Nieobecne rezystory podciągające pozostaw puste. Upływność ogranicza zapotrzebowanie jednego wejścia i nie jest ponownie dodawana do IIH/IIL. Uwzględnij tolerancję napięcia podciągania. Prąd wejścia można pominąć, jeśli upływność ogranicza zapotrzebowanie.
Statyczne granice przy najgorszej temperaturze, zasilaniu i obciążeniu oraz wspólnej masie. Niepewność rozszerza zakres wyjścia w obu kierunkach i zmniejsza oba marginesy. Uwzględniono liczbę wejść i obciążenia rezystorami; czasy, stany przejściowe, kolejność zasilania i konflikty wyjść pozostają niesprawdzone.
NMH,eff = NMH − ΔV · NML,eff = NML − ΔV
VIN(min) ≤ VOL(min) − ΔV · VOH(max) + ΔV ≤ VIN(max)
IH = N · max(|IIH|, |II|) + max(0, VOH(max) + ΔV) / R↓
IL = N · max(|IIL|, |II|) + max(0, Vpull − VOL(min) + ΔV) / R↑Zalecenia
- Porównuj gwarantowane VIH/VIL, a nie nominalne zasilania: wyjście 3,3 V może spełnić progi TTL 5 V, podczas gdy wejście CMOS 5 V może wymagać wyższego HIGH.
- Uzupełnij niesprawdzone kryteria przed uznaniem połączenia za zgodne. Skrajne napięcia wyjścia, zalecane i bezwzględne granice wejścia oraz prądy nie wynikają z VCC.
- Analiza statyczna nie potwierdza I²C, SPI, UART ani częstotliwości. Oddzielnie sprawdź zbocza, opóźnienia, czasy ustalania i podtrzymania, przepięcia, różnice masy i niezasilane piny.