Verificador de compatibilidade de níveis lógicos
Verifique níveis CMOS e TTL, calcule as margens de ruído HIGH e LOW e identifique incompatibilidades de tensão entre circuitos digitais.
Emissor do sinal
Capacidade de corrente opcional
Receptor do sinal
Capacidade de corrente opcional
Condições de projeto
Emissor do sinal → Receptor do sinal
- Saída LOW
- 0 V … 0,33 V
- Saída HIGH
- 2,97 V … 3,3 V
- Entrada LOW máxima VIL(max)
- 0,8 V
- Entrada HIGH mínima VIH(min)
- 2 V
- Tensão mínima de operação VIN(min)
- 0 V
- Tensão máxima de operação VIN(max)
- 5 V
- Tensão mínima absoluta de entrada
- -0,3 V
- Tensão máxima absoluta de entrada
- 5,3 V
Diagnóstico em um sentido
Dados insuficientes
Margem de ruído HIGH
✓ Atendido
Margem de ruído LOW
✓ Atendido
Critérios verificados
- Margem de ruído HIGH
- ✓ Atendido
- Margem de ruído LOW
- ✓ Atendido
- Faixa recomendada de operação da entrada
- ✓ Atendido
- Limites absolutos da entrada
- ✓ Atendido
Critérios não verificados
- Capacidade de corrente
- ? Não verificado
Capacidade de corrente: HIGH Não verificado · LOW Não verificado
Condições de projeto
Todas as predefinições são ilustrativas, não especificações. Substitua cada valor pelos limites garantidos na ficha técnica para sua alimentação, temperatura e carga. As proporções CMOS não são universais. As correntes permanecem desconhecidas.
VCC é informativo e nunca substitui limites dos pinos. VIN(min/max) são limites recomendados de operação; limites absolutos representam esforços, nunca condições normais. A ausência de limites impede uma conclusão de compatibilidade.
Apenas emissor → receptor é analisado. A troca permuta perfis completos com dados de entrada e saída separados; não transforma especificações de saída em especificações de entrada. Os dados do sentido inverso podem estar ausentes.
Use magnitudes positivas em mA, garantidas nos VOH/VOL informados. Deixe vazios os resistores ausentes. A fuga limita a demanda por entrada e não é somada novamente a IIH/IIL. Inclua a tolerância da fonte na tensão de elevação. A corrente de entrada pode ficar vazia se a fuga limitar sua demanda.
Limites estáticos na pior temperatura, alimentação e carga, com terra comum. A incerteza amplia o envelope de saída nos dois sentidos e reduz ambas as margens. Entradas e resistores de polarização são incluídos; temporização, transientes, sequência de alimentação e conflito de saídas não são verificados.
NMH,eff = NMH − ΔV · NML,eff = NML − ΔV
VIN(min) ≤ VOL(min) − ΔV · VOH(max) + ΔV ≤ VIN(max)
IH = N · max(|IIH|, |II|) + max(0, VOH(max) + ΔV) / R↓
IL = N · max(|IIL|, |II|) + max(0, Vpull − VOL(min) + ΔV) / R↑Recomendações
- Compare VIH/VIL garantidos, não tensões nominais: uma saída de 3,3 V pode atender aos limiares TTL de 5 V, enquanto uma entrada CMOS de 5 V pode exigir HIGH maior.
- Complete os critérios não verificados antes de considerar a conexão compatível. Extremos de saída, limites recomendados e absolutos de entrada e correntes não podem ser deduzidos de VCC.
- Uma verificação estática não certifica I²C, SPI, UART ou frequência alguma. Confira separadamente bordas, propagação, tempos de preparação e retenção, sobre-elevação, diferença de terra e pinos desligados.