Níveis lógicos TTL e CMOS
Entenda os limiares VIL, VIH, VOL e VOH, confira as margens de ruído e projete interfaces seguras entre domínios de 1,8 V, 3,3 V e 5 V.
Redigido e revisado tecnicamente porElectroDesignForge Engineering Team
Ver o processo editorialPonto-chave: uma saída só é compatível com uma entrada quando seus níveis garantidos no pior caso atendem aos limiares da entrada em toda a faixa de alimentação, temperatura e corrente de carga. Um valor nominal de 1,8 V, 3,3 V ou 5 V, isoladamente, não basta.
Referência rápida
| Símbolo | Significado | Verificar |
|---|---|---|
| VIL | Maior tensão de entrada garantida como nível baixo | VOL,max ≤ VIL,max |
| VIH | Menor tensão de entrada garantida como nível alto | VOH,min ≥ VIH,min |
| VOL | Maior tensão de saída em nível baixo | Especificada para uma corrente drenada |
| VOH | Menor tensão de saída em nível alto | Especificada para uma corrente fornecida |
A região entre VIL,max e VIH,min é indefinida para uma entrada digital. Ela não deve ser usada como nível lógico de controle.
1. Entradas e saídas: diferencie as quatro especificações
I indica entrada e O indica saída. Os limites de entrada dizem o que um receptor aceita; os de saída dizem o que o circuito acionador garante.
| Estado | Garantia de entrada | Garantia de saída |
|---|---|---|
| BAIXO | VIN ≤ VIL,max | VOUT ≤ VOL,max em IOL |
| ALTO | VIN ≥ VIH,min | VOUT ≥ VOH,min em IOH |
Projete a interface com os limites mínimos e máximos garantidos, não com curvas típicas. VOH pode ficar perto de VDD sem carga e cair bastante quando a saída fornece corrente.
Margens de ruído estáticas
NMH = VOH(min, driver) − VIH(min, receiver)
NML = VIL(max, receiver) − VOL(max, driver)
As duas margens devem ser positivas. Margens maiores toleram mais ruído, diferença entre potenciais de terra, queda no cabo e variação entre componentes. Elas não dispensam a verificação do tempo de subida, da carga capacitiva e dos limites máximos absolutos.
2. Limiares CMOS: muitas vezes ligados à alimentação
Muitas famílias convencionais do CMOS especificam limiares de entrada próximos:
VIL(max) ≈ 0.3 × VDD
VIH(min) ≈ 0.7 × VDD
Essa é uma regra útil, não um requisito universal. Famílias CMOS modernas podem usar limiares fixos, entradas compatíveis com TTL, disparadores Schmitt ou padrões de E/S específicos.
| Domínio CMOS | Indicativo VIL,max | Indicativo VIH,min | Região não definida |
|---|---|---|---|
| 1.8 V | 0.54 V | 1.26 V | 0,54 a 1,26 V |
| 3.3 V | 0.99 V | 2.31 V | 0,99 a 2,31 V |
| 5.0 V | 1.50 V | 3.50 V | 1,50 a 3,50 V |
Assim, uma saída CMOS de 3,3 V normalmente não garante o nível alto exigido por uma entrada CMOS de 5 V cujo limiar seja 0,7 × VDD. Inversamente, uma saída de 5 V pode exceder o limite elétrico de uma entrada de 3,3 V, ainda que o nível lógico seja reconhecido.
3. TTL: por que 3,3 V podem funcionar sem garantir compatibilidade universal
O TTL bipolar clássico de 5 V normalmente usa limites de entrada fixos: VIL,max = 0,8 V e VIH,min = 2,0 V. Uma saída alta 74LS pode ser garantida apenas a partir de 2,7 V sob a carga leve especificada, enquanto uma saída baixa pode chegar a cerca de 0,4 ou 0,5 V na corrente declarada.
| Interface TTL representativa de 5 V | BAIXO | ALTO | Consequência |
|---|---|---|---|
| Entrada | VIL,max = 0.8 V | VIH,min = 2.0 V | Um nível alto de 3,3 V geralmente é reconhecido |
| Saída 74LS, carga leve | VOL,max ≈ 0.4 V | VOH,min ≈ 2.7 V | Pode não atender a uma entrada CMOS de 5 V com limiares de 30/70% |
Muitos dispositivos modernos «compatíveis com TTL» ou LVTTL mantêm o limiar alto de 2,0 V mesmo operando a 3,3 V. Numa tabela de E/S, TTL descreve então os limiares, não necessariamente a tecnologia interna nem a tolerância a 5 V.
4. Compatibilidade de 1.8 V, 3.3 V e 5 V
A tabela pressupõe uma saída push-pull e uma entrada comum. Use-a como ponto de partida; as folhas de dados dos dois componentes determinam o projeto.
| Acionador → receptor | Comparação dos limiares | Limite elétrico | Conclusão prática |
|---|---|---|---|
| CMOS 1,8 V → CMOS 3,3 V | 1,8 V fica abaixo do VIH típico de 3,3 V | Sem sobretensão | Não, sem conversão de nível |
| CMOS 3,3 V → CMOS 1,8 V | O nível alto pode ser logicamente suficiente | 3,3 V muitas vezes excedem VIN,max de 1,8 V | Inseguro sem entrada tolerante ou conversor |
| CMOS 3,3 V → TTL 5 V | 3,3 V > 2,0 V | Confira o limite da entrada receptora | Frequentemente compatível logicamente; verifique o domínio de alimentação |
| TTL 5 V → CMOS 3,3 V | O nível alto é reconhecível | 5 V podem danificar a entrada de 3,3 V | Não, sem adaptação ou tolerância a 5 V |
| TTL 5 V → CMOS 5 V | Mesmo domínio de tensão | Confira corrente e velocidade | Normalmente é um uso previsto |
| CMOS 5 V → TTL 5 V | VOH supera 2,0 V com folga | Confira a corrente de entrada | Normalmente compatível |
Duas verificações independentes
- Compatibilidade lógica: compare VOH,min com VIH,min e VOL,max com VIL,max.
- Compatibilidade elétrica: confira VIN,max, limites máximos absolutos, correntes dos pinos e o comportamento quando o receptor está desligado.
Uma entrada identificada como «tolerante a 5 V» resolve apenas parte da questão elétrica. Ela não garante, sozinha, compatibilidade dos limiares, comportamento seguro de injeção quando desligada ou tolerância em todos os modos do pino.
5. Exemplo trabalhado: 3.3 V GPIO para uma entrada TTL de 5 V
Suponha que um GPIO garanta VOH,min = 2,9 V na carga escolhida e VOL,max = 0,4 V. A entrada TTL exige VIH,min = 2,0 V e aceita VIL,max = 0,8 V.
NMH = 2.9 V − 2.0 V = 0.9 V
NML = 0.8 V − 0.4 V = 0.4 V
As duas margens são positivas; portanto, os níveis lógicos são compatíveis. Confira também se o pino TTL não tem pull-up para 5 V e se nenhuma corrente de entrada realimenta o GPIO quando ele está desligado. Um GPIO de 3,3 V não é automaticamente seguro com um resistor ligado a 5 V.
6. Pull-ups, dreno aberto e resistor de pull-up
Uma saída de dreno aberto força ativamente apenas o nível baixo. O resistor de pull-up cria o nível alto; portanto, a tensão à qual ele se liga determina esse nível e o risco de sobretensão.
Para um resistor de pull-up RP ligado a VPU, com fuga total Ileak, um primeiro limite para o nível alto é:
VHIGH ≈ VPU − Ileak × RP
RP(max) ≤ (VPU − VIH(min)) / Ileak
O limite inferior da resistência vem da corrente quando a linha é puxada para baixo:
RP(min) ≥ (VPU − VOL(max)) / IOL(max)
Depois verifique o tempo de subida RC. Um resistor alto demais produz borda lenta; um resistor baixo demais aumenta a corrente em nível baixo. Use a calculadora de pull-up / pull-down para dimensionar a faixa conforme limiares, corrente GPIO, capacitância e tempo de subida desejado.
Casos que exigem atenção
- Um pull-up de 5 V em um pino de 3,3 V só é permitido quando aquele pino, naquele modo, é expressamente tolerante a 5 V, inclusive desligado.
- Saídas push-pull não devem ser ligadas diretamente entre si. Lógica cabeada exige saídas abertas compatíveis.
- Uma entrada Schmitt ajuda com bordas lentas, mas não torna segura uma sobretensão.
- Conversores bidirecionais com MOSFET servem a alguns barramentos de dreno aberto, mas não necessariamente a sinais push-pull rápidos sem análise de temporização.
7. Método de verificação esquemática e protótipo
- Identifique a função exata de cada pino: entrada, push-pull, dreno aberto, Schmitt, analógico, ligação de configuração ou entrada com tolerância especial.
- Extraia os valores garantidos de VIL, VIH, VOL e VOH para alimentação, temperatura e corrente do produto.
- Calcule NMH e NML; margem negativa exige conversão de nível ou outra arquitetura.
- Confira VIN,max, limites máximos absolutos, diodos de proteção e comportamento com alimentação parcial ou desligada.
- Inclua resistores de pull-up internos e externos no caminho de corrente. Resistores paralelos e tensões diferentes podem produzir nível intermediário.
- Meça no receptor com uma ponta de prova adequada: forma das bordas, sobressinal, diferença entre terras, VOH mínimo e VOL máximo com carga real.
Armadilhas comuns
| Erro | Por que falha | Correção |
|---|---|---|
| Comparar apenas 3,3 V e 5 V | Limiares lógicos e limites elétricos são questões separadas. | Faça as duas verificações. |
| Usar VDD como VOH | Uma saída carregada pode não chegar à tensão de alimentação. | Use VOH,min na corrente exigida. |
| Tratar valores típicos como garantidos | Temperatura, fabricação e carga variam. | Use os limites mín./máx. da folha de dados. |
| Ignorar o dispositivo desligado | Um diodo de proteção pode alimentá-lo parcialmente. | Verifique alimentação parcial e limites de injeção. |
| Acrescentar pull-up por intuição | Ele pode estar ligado à tensão errada ou ser forte demais. | Calcule os limites de resistência e o tempo de subida. |
Ferramenta associada
Abra a calculadora de pull-up / pull-down para encontrar a faixa de resistência compatível com limiares lógicos, corrente GPIO, capacitância da linha e tempo de subida.
Fontes
- Texas Instruments — guias de famílias lógicas e folhas de dados 74xx/LVC/AHC.
- Nexperia — notas de aplicação e folhas de dados da família de lógica compatíveis com CMOS / TTL.
- Folhas de dados dos dois componentes reais: características elétricas em CC, limites máximos absolutos e requisitos de sequenciamento da alimentação.