PCB-DesignLeistung und EnergieSignale und Schnittstellen

Leiterplatten-Vias: Technologie, Fertigung und Entwurfsregeln

Wählen Sie durch, blind, vergraben oder Microvias für die Lagenaufbau, Dichte, Strom, Zuverlässigkeit und Frequenz; Master-Pads, Ringringe, Antipads, Füllung, Stubs und HDI-Übergänge.

Niveau

Fortgeschritten

Lesezeit

26 min

Wichtigste Norm oder Quelle

IPC-2221C, IPC-6012F, IPC-4761 und die DFM/HDI-Regeln des Herstellers

Zuletzt geprüft

14. September 2026

Zugehöriges Werkzeug

PCB über Rechner

Geschrieben und technisch geprüft vonElectroDesignForge Engineering Team

Redaktionsprozess ansehen

📖 Definition

Ein Via stellt eine leitende Verbindung zwischen den Lagen einer Leiterplatte her. Seine elektrische Geometrie umfasst Pads, Restringe, Bohrung, Kupfer in der Bohrwand und Abstände zu Kupferflächen. Hinzu kommt ein bestimmter Fertigungsablauf. Ein Via lässt sich daher nicht allein durch eine universelle Maßangabe definieren: Was ein Hersteller problemlos fertigt, kann für einen anderen unmöglich oder unzuverlässig sein.

Ein Via kann ein Signal auf eine andere Lage führen, eine Versorgungsebene kontaktieren, Wärme ableiten oder einen Rückstrompfad bei einem Lagenwechsel bereitstellen. Bei der Auswahl müssen Lagenaufbau, Kosten, Leiterbahndichte, Strombelastbarkeit, Zuverlässigkeit bei Temperaturwechseln und Hochfrequenzverhalten zusammen betrachtet werden.

Mit dem Via-Rechner können Sie Widerstand, Spannungsabfall, Verlustleistung, Temperaturanstieg, Kapazität, Induktivität und Reaktanz eines Via-Pfads abschätzen. Die Ergebnisse dienen der Vorbemessung; für die Fertigung gelten die Konstruktionsregeln und Qualifikationsanforderungen des Herstellers.

Via-Typen im Überblick

IPC-6012F umfasst starre Leiterplattenkonstruktionen mit plattierten Durchgangslöchern, blinden/vergrabenen Vias und Mikrovias. Das macht keinen Standardwert zu einer automatischen Produktionsfähigkeit: Erhalten Sie immer die angebotene DFM-Anleitung und Stapelung.

Durch Vias: die Standardwahl, mit Limits

Ein PTH (metallisiertes Durchgangsloch) wird mechanisch durch die bereits laminierte Leiterplatte gebohrt. Anschließend wird die Bohrwand metallisiert. Das Kupfer bildet eine leitfähige Hülse, die die äußeren Pads und gegebenenfalls Innenlagen verbindet.

Es eignet sich gut für unkritische Signale, Stromverteilung, thermische Vias und mäßig dichte Boards. Ein PTH verbindet eine innere Schicht nur dort, wo ein Pad definiert ist. In Flugzeugen darf es sich nicht verbinden, Kupfer wird um das Loch herum entfernt: Dies ist die Antipad oder Freigabe.

Der PTH Stub

Wechselt ein Signal von L1 nach L3 auf einer Achtschichtplatte, so hat eine Durchkontaktierung noch einen Laufabschnitt von L3 bis zur gegenüberliegenden Fläche. Dieser unbenutzte Teil ist ein Stumpf Bei niedriger Frequenz ist es oft harmlos. Wenn die Flankenraten zunehmen, wird es zu einem resonanten Shunt, der das Augendiagramm verschlechtern kann.

Wählen Sie eine der folgenden mit dem Hersteller und nach Prüfung der Schnittstelle:

1. Akzeptieren Sie den Stub, wenn das Signalbudget dies zulässt.
2. Ändern Sie die Schichtzuordnung oder Topologie, um die nicht verwendete Länge zu verkürzen.
3. Verwenden Sie eine Blind Via oder eine HDI-Struktur.
4. Angabe Hinterbohren: Ein kontrollierter Bohrer entfernt einen Teil des unbenutzten Laufs, während er einen Rand in der Nähe der Verbindungsschicht hinterlässt.

Backdrilling ist eine Herstellungsoperation, die explizit angegeben werden muss: Durchmesser, Tiefe, Toleranz, zu bewahrende Schichten und mechanische Haltestellen. Es sollte niemals als späte geometrische Korrektur eingeführt werden.

Blinde und begrabene Vias: Dichte, ohne den Prozess als gewöhnlich zu behandeln

Ein Blind-Via beginnt an einer Außenlage und endet auf einer Innenlage. Ein vergrabenes Via liegt vollständig im Inneren: Es wird in einem Teil des Lagenaufbaus gefertigt, bevor die übrigen Lagen darauf laminiert werden.

Diese Strukturen entfernen Pads und Abstände von Schichten, die nicht an der Verbindung teilnehmen. Sie sind nützlich unter einem BGA, neben einem dichten Verbinder oder wo interne Routing-Schichten bereits voll sind.

Sie erfordern eine frühe Herstellung Diskussion:

• welche Schichtpaare für jeden Via-Typ zulässig sind;
• bei welchem Schritt das Bohren erfolgt und wie viele Laminierzyklen benötigt werden;
• welche Bohrziele und Registrierungstoleranzen garantiert sind;
• ob der Hersteller interne Zielflächengrößen vorschreibt;
• ob Beschichtung, Reinigung und Inspektion dem geforderten Zuverlässigkeitsniveau entsprechen.

Ziehen Sie kein "L1 bis L4 blind via", nur weil das CAD-Tool es erlaubt. Ein nutzbares Schichtpaar hängt von der physikalischen Konstruktion ab, nicht nur von der logischen Schichtzahl.

Laser-Mikrovias und HDI

Ein Microvia ist eine kleine, meist lasergebohrte Verbindung für Leiterplatten mit hoher Anschlussdichte (HDI). Seine Bohrung ist oft konisch: Die Öffnung an der Oberfläche kann breiter sein als am Boden. Anders als ein PTH überbrückt ein Microvia in der Regel nur wenige, häufig benachbarte Lagen.

Diese kurze Tiefe ist nützlich, weil sie dazu beiträgt, ein Verhältnis von Tiefe zu Durchmesser beizubehalten, das mit Ablation, Reinigung und Beschichtung kompatibel ist. Verhältnis, fertiger Durchmesser, Targetpad und Material sind prozessabhängig. Ableiten Sie keine universelle Regel aus einem Board oder einem BGA-Beispiel.

Einzelne, gestapelte und gestaffelte Mikrovias

Ein einzelnes Microvia verbindet zwei Lagen. Für Übergänge über mehrere HDI-Ebenen gibt es folgende Möglichkeiten:

• gestapelte Mikrovias, ausgerichtet auf einer vertikalen Achse. Sie minimieren den Routing-Bereich, benötigen jedoch oft eine kontrollierte Füllung und Kappenbeschichtung, bevor die nächste Ebene gebildet wird;
• versetzte Mikrovias, wobei jede Ebene auf einem anderen Pad landet. Sie nehmen mehr Fläche ein, vermeiden jedoch, jede Schnittstelle an der gleichen Position zu platzieren;
• eine Kombination mit einer mechanischen Via, beispielsweise einer L1-L2-Mikrovia, gefolgt von einer PTH oder einer vergrabenen Via durch den Kern.

Der mehrstufige Prozess wird als sequenzielles Laminieren Jeder Zyklus fügt Zeit, akkumulierte Toleranzen und Schnittstellen hinzu, die für die Zuverlässigkeit qualifiziert werden müssen. Gestapelte Mikrovias sind nicht nur kleine PTHs: Füllung, Oberflächenbeschichtung, Zielvorbereitung und Kontinuitätstests nach dem Reflow verdienen besondere Aufmerksamkeit.

IPC hat gewarnt, dass einige Mikrovia-Ausfälle bei Raumtemperatur latent bleiben und während des Reflows auftreten können. Fordern Sie für anspruchsvolle Produkte Coupons und Tests an, die dem bestellten Prozess und der tatsächlichen Via-Struktur entsprechen.

Via-in-pad: maximale Dichte, maximale Spezifikation

Via-in-Pad legt das Via direkt in das Komponenten-Pad, insbesondere unterhalb eines BGA. Es vermeidet das Routing einer Spur vor dem Wechsel der Schichten und kann sehr feine Ballfelder entsperren.

Ein offenes Loch in einem Pad kann während des Reflows verlöten oder eine nicht koplanare Oberfläche hinterlassen. Bei Verwendung von via-in-pad sollte die Herstellungsspezifikation normalerweise die erforderliche Behandlung angeben:

• nichtleitende oder leitende Füllung;
• Lötmaskenabdeckungen;
• Kupferkappen und erforderliche Ebenheit;
• Kompatibilität mit dem Reflowprofil, den BGA-Abmessungen und der Inspektion.

Der Begriff VIPPO wird oft für überplattiertes via-in-pad verwendet, aber eine kommerzielle kurzschrift ersetzt keine herstellungsdetails. Die IPC-4761-Familie unterscheidet gezeltete, gesteckte, gefüllte, abgedeckte und gefüllte / gedeckelte Vias; Geben Sie den Schutztyp und die Annahmekriterien in den Herstellungshinweisen an.

Geometrie zur Kommunikation mit dem Hersteller

Die Verwendung der richtigen Dimensionsnamen verhindert die meisten Missverständnisse:

für ein mechanisches Loch, Seitenverhältnis Vergleicht üblicherweise die Bohrtiefe mit dem Bohrerdurchmesser. Es ist in einem DFM-Gespräch nützlich, aber kein eigenständiger Wert garantiert die Herstellungsfähigkeit: Beschichtungsfähigkeit, Laminierzahl, Material, endgültiger Durchmesser und erforderliche Klasse sind ebenfalls von Bedeutung.

Für einen PTH ist der nominale Paddurchmesser nicht genug. Es muss nach Bohr- und Registertoleranzen einen Ringring behalten. Für eine Microvia muss das Capture Pad auch die Laserregistrierung und die konische Form berücksichtigen. Übertragen Sie Werte aus dem DFM-Dokument des Herstellers in die CAD-Regeln, anstatt sich auf eine generische Bibliothek zu verlassen.

Strom, Widerstand und parallele Vias

Über Kupfer ist kein fester Zylinder: In einem ungefüllten PTH fließt der Strom hauptsächlich im Fass Kupfer. Ein Querschnitt erster Ordnung ist der Bereich des Kupferrings um das fertige Loch. Der Widerstand steigt mit der plattierten Länge an und fällt mit dem fertigen Lochdurchmesser und dem Wachsen von Barrelkupfer.

Die PCB über Rechner wendet dieses Prinzip mit dem Kupferwiderstand bei 20 °C und seinen Temperaturschwankungen an. Es berechnet dann:

1. Widerstand für eine plattierte Bahn;
2. das Äquivalent von Pfaden, die wirklich parallel sind;
3. Spannungsabfall und Jouleverlust;
4. eine Gleichgewichtstemperatur aus dem eingetragenen Wärmewiderstand der Gruppe;
5. geschätzter Dauerstrom am gewählten Temperaturgrenzwert.

Was eine „Amps per Via-Regel verfehlt

Es gibt keine universelle Strombewertung per Via. Die Temperatur hängt von verbundenen Ebenen, Kupferfläche, Anzahl und Symmetrie der Pfade, Leiterplattendicke, Luftstrom, nahe gelegenen Wärmequellen und Stromdauer ab. Zwei geometrisch identische Vias können daher bei sehr unterschiedlichen Temperaturen verlaufen.

Um Strom zu teilen, müssen Vias ausreichend symmetrisch gespeist und angeschlossen werden. Eine Gruppe von weit beabstandeten Vias, die durch eine schmale Leiterbahn oder Split-Ebene verbunden sind, teilt den Strom möglicherweise nicht gleichmäßig. Fügen Sie Pads hinzu und verbinden Sie Kupfer, das den gleichen Strom führen kann: In einem Stromanschluss können sie der eigentliche Engpass sein.

Thermische Vias unter einem Gehäuse benötigen auch eine Montageanalyse: Lotmaskenöffnungen, Lotmenge, Planität, Wärmeübertragung und die Anleitung des Komponentenherstellers können gesteckte, gefüllte oder abgedeckte Vias erfordern.

Hochfrequente Vias: Rückweg, Antipad und Resonanz

Ein Schichtübergang ist mehr als Barrelwiderstand. Bei hoher Frequenz bilden Pads, Ebenen, Antipad, über Länge, Stubs und den Rückweg eine verteilte Diskontinuität.

Rückweg

Rückstrom folgt der elektromagnetisch nächstliegenden Referenz. Wenn ein Signal die Schicht und damit die Referenzebene wechselt, legen Sie einen Boden oder kehren Sie in die Nähe des Übergangs zurück. Es gibt dem Rückstrom einen kurzen Weg und begrenzt die Schleifenfläche. Ohne sie sucht Energie nach Interplane-Kapazität oder einem breiteren Umweg, zunehmender Strahlung, gemeinsamem Modus und Signalabbau.

Antipad und Pad

In einer Bezugsebene ist das Antipad kein Maskendetail: Es verändert die kapazitive Kopplung zwischen Lauf und Ebene. Ein größerer Abstand neigt dazu, diese Kapazität zu senken, ändert aber auch die Induktivität und die Strom- / Rückkehrkontinuität. Echte Pad-Formen, Antipads, benachbarte Vias und Flugzeuge müssen in einer ernsthaften Simulation vorhanden sein.

Wann ist die LC-Schätzung zu verwenden

Der Rechner verwendet eine geklumpte, koaxiale Approximation erster Ordnung basierend auf plattierter Länge, Zylinderdurchmesser, Abstand und relativer Permittivität. Es hilft, Optionen zu vergleichen und eine offensichtlich ungünstige Geometrie zu identifizieren. Es produziert keine S-Parameter für einen echten Start und modelliert nicht treu:

• verteilte Stubs und Resonanzen;
• nicht kreisförmige Antipads und mehrere Ebenen;
• Rückstrom, Masse-Vas, Pads und Zugangsbahnen;
• dielektrischer Verlust, Kupferrauhigkeit und Dispersion;
• Kopplung zwischen nahe gelegenen Übergängen.

Verwenden Sie für eine schnelle Schnittstelle eine elektromagnetische 3D-Simulation, Bibliotheks-S-Parameter oder eine Coupon-/TDR-Messung nach Risiko. Siehe auch die Mikrostreifen- und Streifenleiterimpedanz und Differentialpaarimpedanz Referenzen.

Über Schutz und Endbearbeitung

Die Behandlung einer Via-Oberfläche kann das Löten verhindern, eine koplanare Oberfläche behalten, die Kupferbelastung begrenzen, die Montage verbessern oder ein Via-in-Pad vorbereiten.

IPC-4761 bietet nützliches Vokabular, einschließlich der Typen I bis VII. In einem Herstellungspaket bevorzugen Sie eine eindeutige Anforderung - zum Beispiel "via-in-Pad gefüllt und Kupfer gedeckelt, ohne Depression, die die Koplanarität beeinflusst" - gegenüber einem eigenständigen Wort wie "gefüllt".

Auswahlmethode

1. Beginnen Sie mit Komponenten- und Routinganforderungen. Identifizieren Sie BGA-Pitch, Fluchtschichten, Differentialpaare und wo ein PTH Routen blockieren würde.
2. Wählen Sie das Stack-up mit dem Hersteller. Definieren Sie Kerne, Prepregs, HDI-Schichtenpaare und Laminiersequenz vor dem Einfrieren von Fanouts.
3. Verwenden Sie die einfachste Technologie, die funktioniert. Ein PTH ist normalerweise der richtige Ausgangspunkt; Bewegen Sie sich nur dann zu blinden, vergrabenen oder Mikrovias, wenn Dichte, Stummel oder Montageanforderungen dies rechtfertigen.
4. Überprüfen Sie die fertigen Regeln. Importieren Sie Werkzeugbohrer, fertiges Loch, Pads, Ringringe, Antipads, Targetpads und Abstand vom DFM-Führer in CAD.
5. Größenstrom und Wärmeverhalten. Bewerten Sie die gesamte Gruppe: Vias, Pads, Flugzeuge, angrenzendes Kupfer und Kühlbedingungen.
6. Behandeln Sie schnelle Übergänge als RF-Strukturen. Geben Sie Return Vias und definierte Antipads an und simulieren oder messen Sie Stubs, wo die Schnittstelle dies benötigt.
7. Schreibe überprüfbare Herstellungsnotizen. Geben Sie den Typ, die Schichten, die Behandlung, die Füll-/Kappe-Kriterien, alle Backdrills und erwarteten Coupons an.

Pre-Release Checkliste

1. Hat jede Via einen expliziten Typ, Start-/End-Layer und stapelverbundene Padstack-Regeln?
2. Sind Loch- und Pad-Werte eindeutig als Werkzeug, fertig oder nominal identifiziert?
3. Entsprechen die verbleibenden Ringringe, Targetpads und Antipads dem DFM des ausgewählten Herstellers?
4. Stimmen blinde, vergrabene und Mikrovias mit den tatsächlichen Schichtpaaren und Lamellen überein?
5. Haben parallele Vias ausreichend symmetrische Verbindungen und genügend umgebendes Kupfer?
6. Haben Via-in-Pad und thermische Vias klare Füll-, Kappen-, Masken- und Planaritätsanforderungen?
7. Haben schnelle Übergänge einen Rückkehrpfad, definierte Antipads und einen Validierungsplan für Stubs?
8. Sind Coupons, Mikroschnitte, Impedanzprüfungen oder Zuverlässigkeitstests proportional zum Endverbrauch?

Bibliographie

• IPC-2221C — Generic Standard on Printed Board Design: allgemeine Designprinzipien, ergänzt durch Dokumente, die für Ihr Produkt gelten.
• IPC-6012F — Qualifikations- und Leistungsspezifikation für starre DruckplattenQualifizierung und Leistung für starre Leiterplatten, einschließlich Konstruktionen mit blinden, vergrabenen und Mikrovias.
• IPC-4761 - Über Schutzdefinitionen und -typen: Vokabular und Schutztypen für Vias.
• IPC Design-Coupon RessourcenStrukturelle Coupons decken unter anderem Strukturen durch, blind, vergraben und gestapelte / gestaffelte Mikrovias ab.
• DFM-Leitfaden, Stapel-up, HDI-Fähigkeiten und Qualifizierungsplan des ausgewählten Herstellers: Diese haben immer Vorrang vor generischen Werten.