TTL- und CMOS-Logikpegel
Verstehen Sie VIL, VIH, VOL und VOH, überprüfen Sie Rauschgrenzen und entwerfen Sie sichere Schnittstellen zwischen 1,8 V, 3,3 V und 5 V Domänen.
Geschrieben und technisch geprüft vonElectroDesignForge Engineering Team
Redaktionsprozess ansehenSchlüsselpunkt: Ein Output ist nur dann mit einem Input kompatibel, wenn seine garantierten Worst-Case-Werte die Schwellenwerte dieses Inputs für Versorgung, Temperatur und Laststrom erfüllen. Ein nominales 1,8 V, 3,3 V oder 5 V Etikett allein ist nicht genug.
Schnellreferenz
| Symbol | Bedeutung | Überprüfung |
|---|---|---|
| VIL | höchste Eingangsspannung garantiert | VOL,max ≤ VIL,max |
| VIH | niedrigste Eingangsspannung garantiert HIGH | VOH,min ≥ VIH,min |
| VOL | höchste LOW-Ausgangsspannung | bei einem Senkstrom vorgegeben |
| VOH | niedrigste HIGH-Ausgangsspannung | bei einem Quellenstrom spezifiziert |
Die Region zwischen VIL,max und VIH,min ist nicht definiert für einen digitalen Eingang. Es ist keine nutzbare Kontrollebene.
1. Inputs und Outputs: Halten Sie die vier Spezifikationen getrennt
I Eingabemittel und O Ausgabemittel. Eingabegrenzen sagen, was ein Empfänger akzeptiert; Ausgabegrenzen sagen, was ein Fahrer garantiert.
| Staat | Vorleistungsgarantie | Produktionsgarantie |
|---|---|---|
| LOW | VIN ≤ VIL,max | VOUT ≤ VOL,max bei IOL |
| HIGH | VIN ≥ VIH,min | VOUT ≥ VOH,min bei IOH |
Verwenden Sie garantierte Min/Max-Grenzwerte, keine typischen Plots, um eine Schnittstelle zu entwerfen. VOH Kann nahe bei V seinDD ohne Last, fallen aber wesentlich, wenn die Ausgangsquellen Strom.
Statische Lärmgrenzen
NMH = VOH(min, driver) − VIH(min, receiver)
NML = VIL(max, receiver) − VOL(max, driver)
Beide Margen müssen positiv sein. Größere Ränder tolerieren mehr Rauschen, Erdverschiebung, Kabelabfall und Teilevariation. Sie ersetzen nicht die Überprüfung der Anstiegszeit, der kapazitiven Belastung und der absoluten Maximalwerte.
2. CMOS-Schwellenwerte: oft angebotsbezogen
Viele herkömmliche CMOS-Familien geben Eingabeschwellen nahe:
VIL(max) ≈ 0.3 × VDD
VIH(min) ≈ 0.7 × VDD
Dies ist eine nützliche Faustregel, keine universelle Anforderung. Moderne CMOS können feste Schwellenwerte, TTL-kompatible Eingänge, Schmitt-Trigger oder dedizierte I/O-Standards verwenden.
| CMOS-Gebiet | Indikator VIL,max | Indikator VIH,min | Nicht definierte Region |
|---|---|---|---|
| 1.8 V | 0.54 V | 1.26 V | 0,54 bis 1,26 V |
| 3.3 V | 0.99 V | 2.31 V | 0,99 bis 2,31 V |
| 5.0 V | 1.50 V | 3.50 V | 1,50 bis 3,50 V |
Ein 3,3 V CMOS-Ausgang kann daher normalerweise nicht garantieren, dass das von einem 5 V, 0,7 × V benötigte HIGHDD CMOS-Input. Umgekehrt kann ein 5 V-Ausgang die elektrische Grenze eines 3,3 V-Eingangs überschreiten, selbst wenn sein Logikpegel leicht zu lesen ist.
3. TTL: Warum 3.3 V funktionieren kann, aber keine universelle Regel ist
Historische 5 V bipolare TTL verwendet typischerweise feste Eingangsgrenzen: VIL,max = 0,8 V und VIH,min Ein 74LS HIGH-Ausgang kann unter seiner angegebenen Lichtlast nur auf 2,7 V garantiert werden, während ein LOW-Ausgang bei dem angegebenen Strom bis zu etwa 0,4 oder 0,5 V garantiert werden kann.
| Repräsentative 5 V TTL-Schnittstelle | LOW | HIGH | Konsequenzen |
|---|---|---|---|
| Input | VIL,max = 0.8 V | VIH,min = 2.0 V | ein 3,3 V HIGH wird normalerweise erkannt |
| 74LS-Ausgang, leichte Last | VOL,max ≈ 0.4 V | VOH,min ≈ 2.7 V | kann einen 5 V, 30/70% CMOS-Eingang nicht erfüllen |
Viele moderne "TTL-kompatible" oder LVTTL-Geräte behalten die 2,0 V HIGH-Schwelle bei, während sie ab 3,3 V arbeiten. TTL in einer I / O-Tabelle beschreibt dann die Schwellenwerte, nicht unbedingt die interne Technologie oder 5 V Toleranz.
4. 1,8 V, 3,3 V und 5 V Kompatibilität
Im Folgenden wird ein Push-Pull-Ausgang und ein gewöhnlicher Eingang angenommen. Behandeln Sie es als Ausgangspunkt; die beiden tatsächlichen Datenblätter entscheiden über das Design.
| Fahrer → Empfänger | Schwellenwerte | Elektrischer Grenzwert | Praktisches Urteil |
|---|---|---|---|
| 1,8 V CMOS → 3,3 V CMOS | 1,8 V liegt unter dem typischen 3,3 V VIH | keine Überspannung | Nein ohne Übersetzung |
| 3,3 V CMOS → 1,8 V CMOS | HIGH kann logisch ausreichend sein | 3,3 V überschreiten oft 1,8 V VIN,max. | unsicher ohne toleranten Input oder Übersetzer |
| 3.3 V CMOS → 5 V TTL | 3.3 V > 2.0 V | Eingangsgrenzwert des Prüfempfängers | oft logisch-kompatibel; Power Domain überprüfen |
| 5 V TTL → 3,3 V CMOS | HIGH ist lesbar | 5 V können den 3,3 V Eingang beschädigen | Nein ohne Anpassung oder 5 V Toleranz |
| 5 V TTL → 5 V CMOS | Anpassungsspannungsbereich | Prüfstrom und -drehzahl | Üblicherweise vorgesehene Verwendung |
| 5 V CMOS → 5 V TTL | VOH bequem über 2,0 V | Prüfeingangsstrom | normalerweise kompatibel |
Zwei unabhängige Kontrollen
- Logische Kompatibilität: Vergleich VOH,min mit VIH,min, und VOL,max mit VIL,max.
- Elektrische Kompatibilität: Kontrolle VIN,max., absolute Maximalwerte, Pinströme und der Zustand, wenn der Empfänger nicht versorgt wird.
Ein Eingang mit der Bezeichnung "5 V tolerant" adressiert nur einen Teil der elektrischen Frage. Es garantiert nicht von selbst Schwellenkompatibilität, Power-Off-Injektionsverhalten oder Toleranz in jedem Pin-Modus.
5. Bearbeitetes Beispiel: 3,3 V GPIO an einen 5 V TTL-Eingang
Angenommen, ein GPIO garantiert VOH,min = 2,9 V bei gewählter Last und VOL,max = 0,4 V. Der TTL-Eingang erfordert VIH,min = 2,0 V und akzeptiert VIL,max = 0.8 V.
NMH = 2.9 V − 2.0 V = 0.9 V
NML = 0.8 V − 0.4 V = 0.4 V
Beide Margen sind positiv, so dass die Logikebenen kompatibel sind. Überprüfen Sie immer noch, ob der TTL-Pin keinen Pull-up bis 5 V und keinen Eingangsstromzustand hat, der den GPIO im ausgeschalteten Zustand zurückschaltet. Ein 3,3 V GPIO ist nicht automatisch sicher mit einem Widerstand auf 5 V gezogen.
6. Pull-ups, Open Drain und der Pull-Widerstand
Ein Open-Drain-Ausgang treibt aktiv nur LOW. Ein Pull-up-Widerstand erzeugt HIGH, so dass seine Schiene sowohl den HIGH-Level als auch das Überspannungsrisiko bestimmt.
Für Pull-up RP bis VPU mit Gesamtleckage ILeckageEine erste HIGH-Grenze ist:
VHIGH ≈ VPU − Ileak × RP
RP(max) ≤ (VPU − VIH(min)) / Ileak
Die LOW-Grenze kommt vom Strom, wenn die Linie nach unten gezogen wird:
RP(min) ≥ (VPU − VOL(max)) / IOL(max)
Dann überprüfen Sie die RC-Anstiegszeit. Ein zu großer Widerstand gibt eine langsame Flanke; ein zu kleiner Widerstand erhöht den LOW-State-Strom. Verwenden Sie die Pull-up / Pull-down Rechner Größe des Bereichs von Schwellenwerten, GPIO-Strom, Kapazität und Anstiegszeitziel.
Improvisieren Sie diese Fälle nicht
- Ein 5 V Pullup auf einem 3.3 V-Pin ist nur zulässig, wenn genau dieser Pin und diese Mode explizit 5 V tolerant sind, auch wenn er nicht angetrieben wird.
- Push-Pull-Ausgänge dürfen nicht miteinander verknüpft werden. Verdrahtete Logik benötigt kompatible offene Ausgänge.
- Ein Schmitt-Eingang hilft bei langsamen Flanken, macht aber eine Überspannung nicht sicher.
- Bidirektionale MOSFET-Übersetzer eignen sich für einige Open-Drain-Busse, keine Push-Pull-Hochgeschwindigkeitssignale ohne Zeitanalyse.
7. Schematische und Prototyp-Verifikationsmethode
- Identifizieren Sie jeden genauen Pin-Typ: Eingabe, Push-Pull, Open Drain, Schmitt, Analog, Riemen oder spezielle Toleranz Eingabe.
- Auszug garantiert VIL, VIH, VOL, und VOH Zufuhr, Temperatur und Strom des Produkts.
- Berechnen Sie NMH und NML; eine negative Marge erfordert eine Übersetzung oder eine andere Architektur.
- Prüfung VIN,max., absolute Maximalwerte, Schutzdioden und Teil-Power-Down-Verhalten.
- Integrieren Sie interne und externe Pull-Widerstände in den Strompfad. Parallelwiderstände und gegenüberliegende Schienen können einen Zwischenpegel erzeugen.
- Messung am Empfänger mit geeigneter Sonde: Kantenform, Überschwingen, Bodensprung, Minimum VOH, und Maximum VOL bei realer Last.
Häufige Fallstricke
| Fehler | Warum es scheitert | Berichtigung |
|---|---|---|
| Vergleich nur 3,3 V und 5 V | Schwellenwert und elektrische Grenzen sind getrennt. | Führen Sie logische und elektrische Prüfungen durch. |
| Verwendung von VDD als VOH | Ein belasteter Ausgang darf seine Schiene nicht erreichen. | Verwendung VOH,min bei erforderlichem Strom. |
| Behandlung typisch wie garantiert | Temperatur, Prozess und Belastung variieren. | Verwenden Sie Datenblatt min/max Werte. |
| Ignorieren der unpowered Domain | Eine Schutzdiode kann ein Gerät teilweise mit Strom versorgen. | Überprüfen Sie Partial-Power-Down- und Einspritzstromregeln. |
| Hinzufügen eines Pull-ups durch Intuition | Es kann die falsche Schiene verwenden oder zu stark sein. | Berechnen Sie Widerstandsgrenzen und Anstiegszeit. |
Verbundenes Instrument
Öffnen Sie den Pull-up / Pull-down-Rechner einen Widerstandsbereich zu finden, der mit Logikschwellen, GPIO-Strom, Leitungskapazität und Anstiegszeit übereinstimmt.
Quellen
- Texas Instruments - *Logic Guide * und 74xx / LVC / AHC-Familie Datenblätter.
- Nexperia - Anwendungshinweise und CMOS / TTL-kompatible Logikfamilie Datenblätter.
- Die beiden tatsächlichen Komponentendatenblätter: Gleichstrom-Elektrikkennlinientabellen, absolute Maximalwerte und Stromabfolgeanforderungen.